EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 170 171 172 173174175 176 177 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 示波器和signal tap II抓去的信号不一致，什么原因呢	lotfy 2020-4-15	01917	lotfy 2020-4-15 10:07
[原创] FPGA做加减运算是否需要先算出补码？ ...2	american007 2020-4-9	104449	youngerdylan 2020-4-15 09:33
[原创] Analog Devices提供的verilog代码错了？	american007 2020-4-14	32077	american007 2020-4-15 06:53
[原创] FPGAer：流水灯实战	liyirui 2020-4-14	02075	liyirui 2020-4-14 17:14
[求助] 请问有没有模块集成/连接的相关工具	hb_work 2020-4-13	12200	my2817 2020-4-14 13:11
[求助] 电路的最高频率	MR.vol 2020-4-13	33098	edacw 2020-4-14 09:06
[求助] 谁有东芝的NAND FLASH 控制器基于FPGA Verilog 的求大神资料分享 - [悬赏 300 信元资产]	yuanhong96 2016-8-3	13166	ahanghang 2020-4-13 21:59
[求助] FPGA通过IIC读取外部寄存器出问题了，求救	mrlong 2020-4-12	82410	fascinate_lyd 2020-4-13 18:56
[求助] 如何保留verilog中的buffer	xmbonny 2020-4-12	24113	mythbuster 2020-4-13 16:50
[求助] logic_0需要设置约束ideal_network吗	goaheadxxt 2020-4-4	32420	goaheadxxt 2020-4-13 15:34
[求助] sdf反标setup hold和必须为正值？	mythbuster 2020-4-10	33966	edacw 2020-4-13 09:13
[求助] altgx中byte order怎么设置？	fascinate_lyd 2020-4-11	12184	fascinate_lyd 2020-4-12 21:35
[求助] DC compile后hier自动消失	feifan199649 2020-4-3	12107	七点班车 2020-4-12 19:21
[原创] 源同步接口设计2\|slave篇	七点班车 2020-4-12	22872	七点班车 2020-4-12 19:04
[原创] LINUX环境6\|GVIM操作指南	七点班车 2020-4-10	12301	ShanPen 2020-4-12 10:35
[资料] DSP体系架构设计学习资料	christmasys 2020-3-13	22226	christmasys 2020-4-11 21:59
[讨论] 用verilog写一段代码，实现消除一个glitch ...2 3	xiaoyuzhong 2012-8-6	2825697	杨先生啊 2020-4-11 17:06
[讨论] 新唐Nuc972 + STM32创新再开发讨论	15295373371 2020-4-11	12896	15295373371 2020-4-11 12:10
[原创] LINUX环境8\|GVIM加速coding的几个“伎俩”	七点班车 2020-4-10	03075	七点班车 2020-4-10 23:56
[原创] LINUX环境7\|NerdRree	七点班车 2020-4-10	03048	七点班车 2020-4-10 23:55
[原创] LINUX环境4\|SHELL	七点班车 2020-4-10	02791	七点班车 2020-4-10 23:52
[原创] LINUX环境\|前言	七点班车 2020-4-10	02751	七点班车 2020-4-10 23:51
[原创] 源同步接口设计1\|master篇	七点班车 2020-4-10	03593	七点班车 2020-4-10 23:49
[原创] FlexE 2.1协议详解1--介绍	qinzhanao 2020-4-10	05763	qinzhanao 2020-4-10 16:47
DC有关功耗的报告是否真实 ...2 3	prguo 2004-6-25	2012543	穆穆果果 2020-4-10 05:22
[求助] jesd204配置完成后一直处于复位状态	五十度黑 2019-8-3	95015	Can_dy 2020-4-9 17:48
[求助] FPGA可控延时单元设置	Andreatong 2012-7-7	73932	倒头呼呼呼 2020-4-9 10:28
[求助] 如图，两个寄存器输出的信号可以直接拼起来吗？	Mazak 2020-4-3	83164	vin3ent 2020-4-9 10:24
[原创] quartus 出现unconstrained paths原因？	american007 2020-4-8	38338	american007 2020-4-9 05:21
[资料] 2016集成电路设计大赛	LowerLow 2018-11-4	12308	fallenangel2 2020-4-8 19:24
[求助] FPGA 主时钟约束问题	max_1234 2020-4-2	42112	徒手敬岁月 2020-4-8 16:17
[原创] 上海上市公司IC设计岗位开放！	Auroranian 2020-4-2	22311	Auroranian 2020-4-8 14:19
[原创] 数字设计服务+IP库	3116522788 2019-6-18	62398	3116522788 2020-4-8 13:55
[原创] 懂得口子信息获取要注意这些事项！千万别被坑了！	liudave 2020-4-7	01892	liudave 2020-4-7 18:17
[求助] quartus 联合modelsim 进行gate_simulation port丢失问题	lotfy 2020-3-25	22334	lotfy 2020-4-7 09:51

1 ... 170 171 172 173174175 176 177 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31187|排名: 8

快速发帖

浏览过的版块

站长推荐 /1