EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 167 168 169 170171172 173 174 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 非阻塞赋值语句请教	freebigfish 2020-5-17	42532	freebigfish 2020-5-19 08:41
[原创] altclkctrl这个ip出来的时钟，如何约束？	american007 2020-5-19	02920	american007 2020-5-19 04:22
[求助] 请问论坛哪位大侠有Quartus_II 15可下载?谢谢	jx_0009 2015-7-2	11829	crueler 2020-5-18 21:15
[原创] 高速数据采集问题	arsenal1215 2020-5-18	03273	arsenal1215 2020-5-18 15:47
[原创] 高性能数据存储板学习资料：基于6U VPX 的mSATA高性能数据存储板	orihard1 2020-5-18	02540	orihard1 2020-5-18 11:25
[求助] 一个不小心导致的隐秘的组合逻辑环 ...2	YoungZ1 2015-10-28	1712791	夏尔 2020-5-18 10:43
[求助] nand flash 仿真模型	tide 2014-7-1	75641	roghy_mar 2020-5-17 03:05
[求助] 关于模块划分，求高人指点	gatusokaka 2020-5-16	01794	gatusokaka 2020-5-16 09:04
[讨论] 这些常用IC设计网站，有哪些你熟悉的	chendiyi 2020-5-15	02638	chendiyi 2020-5-15 14:01
[求助] 新手，学习verilog还是直接上system verilog ...2	qinyuc 2019-10-5	105978	chendiyi 2020-5-15 13:51
[原创] 在Questa下面使用UVM (包括compile最新的uvm-1.1c) ...2 3 4	asic_service 2013-1-29	3118355	mailtoanoopbabu 2020-5-14 22:36
请您解释一下altera lpm_fifo_dc0中 wrusedw和rdusedw信号的含义	Jermaine618 2007-4-11	39926	15827552818 2020-5-14 13:35
[解决] 无	梅子酒 2020-5-14	04527	梅子酒 2020-5-14 11:57
同步时钟和异步时钟的优缺点在哪里？	lienking 2008-11-12	99343	mabin99 2020-5-14 10:53
[讨论] Verilog的赋值有什么用处，见下图	阳光夏向日葵 2019-11-26	32304	mabin99 2020-5-14 10:44
[求助] 新人请教一下testbench问题 - [已解决]	fangbbyl516 2020-5-14	32679	buzhou2006 2020-5-14 08:15
[求助] DDR2仿真模型错误	gxiaob 2012-6-9	64855	Hope801 2020-5-13 22:53
[求助] 并行nor flash操作问题，请大家指点	wangjun403 2020-1-13	22315	黑桃ACE 2020-5-13 21:52
[求助] 刚刚接触综合和后端，想请教一下相关eda的使用	洛伦兹不要变坏 2019-12-18	11922	mabin99 2020-5-13 17:07
[求助] DC综合时的width mismatch问题	andy89926 2019-12-25	66218	mabin99 2020-5-13 16:56
[求助] 乘法器的时分复用	梅子酒 2020-4-29	65025	肖艺术家 2020-5-13 16:38
[求助] 如何验证状态机	east1203 2019-9-24	64883	mabin99 2020-5-13 16:28
[求助] FPGA时序无法收敛，clock path延迟非常大	348885337 2019-12-26	95055	mabin99 2020-5-13 16:25
搭建一个人UVM测试平台	zhuzhiqi 2019-6-30	42634	mabin99 2020-5-13 16:16
[调查] 在FPGA开发过程中，你是在使用脚本还是图形界面！！ ...2 3	ino1988 2013-8-16	2414645	fascinate_lyd98 2020-5-13 15:55
[求助] 关于quartus DDR3 controller IP配置例化使用	lotfy 2020-5-13	02433	lotfy 2020-5-13 13:03
[求助] 支持toggle的NAND仿真模型	Hope801 2020-5-12	12267	Hope801 2020-5-13 12:04
[求助] 求教，AHB的burst信号怎么用软件控制呢？	fkl523 2018-7-9	43762	mabin99 2020-5-13 10:07
[讨论] 有关硕士研究生教学的一些思考	jude99 2020-5-2	23229	jude99 2020-5-13 09:44
[求助] nand 软信息	IC丶小萌新 2020-5-12	03072	IC丶小萌新 2020-5-12 21:33
[求助] RTL代码 ...2	孤月飞星 2012-4-18	1511890	mabin99 2020-5-12 11:27
[原创] What does A2X,X2H and X2P mean?	h9f3 2017-11-22	43839	mabin99 2020-5-12 11:19
[求助] 求SRAM设计相关书籍推荐	西风醉雨 2016-1-25	33587	xunge 2020-5-12 10:17
[求助] 什么是四级堆栈，和一般的堆栈有什么区别吗？	先来个小目标 2020-5-12	02753	先来个小目标 2020-5-12 09:43
[求助] 浮栅 MOS管存储	jiang-- 2017-3-10	13685	xunge 2020-5-11 22:45

1 ... 167 168 169 170171172 173 174 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1