EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31180|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 163 164 165 166167168 169 170 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[解决] 请问Vivado能否使用类似Quartus的虚拟引脚功能(Virtual Pin) - [已解决]	yishuad 2020-7-13	34809	luowentao 2020-7-13 17:24
[求助] altera的FPGA关于调用altlvds_rx的问题	nm2012 2020-7-13	12697	nm2012 2020-7-13 01:36
[讨论] 一块FPGA可以同时工作在几个时钟频率下？	kalelshey 2013-8-1	65353	nm2012 2020-7-13 01:08
[求助] 问个语法verilog问题哦 ...2	呱呱年 2019-11-7	156181	xlteam2 2020-7-12 04:11
[讨论] DC中这种时钟设计应该如何进行约束	SKILLER 2013-12-10	95761	liu675 2020-7-11 15:40
[求助] 负阻LC振荡器的可变电容设计	Augustus98 2020-7-10	32215	Augustus98 2020-7-11 11:27
[求助] 后防真	fangwang85 2020-7-10	12721	asic_service 2020-7-11 11:26
[求助] 转置RAM 按列写按行读 - [悬赏 10 信元资产]	burning233 2020-7-9	13463	henry.wang 2020-7-10 18:49
[求助] 滤波器的输出有效数据问题	lbzhu 2020-7-8	12419	henry.wang 2020-7-10 18:37
[求助] 相同工艺下，面积小了10%，功耗翻了好几倍。	Crosshairs 2020-6-26	33009	gbzhh 2020-7-10 18:04
[求助] FPGA与RTL8211EG调试时，数据上传到电脑丢包	yyz1988 2020-7-10	02614	yyz1988 2020-7-10 15:17
[求助] 新手求教vivado时序约束不满足怎么处理？	woodstock 2020-7-8	35360	zzj0329 2020-7-10 15:03
[求助] verilog中for语句和generate for语句的区别？	gamefan567 2016-10-1	37239	zzj0329 2020-7-9 20:44
[原创] 请问ptpx的功耗如何分类	atlandis 2020-7-9	02604	atlandis 2020-7-9 15:39
[讨论] 8个8bit*8bit乘法器，消耗多少个DSP资源？ - [悬赏 100 信元资产]	zhanghui110 2020-7-5	44243	Jungolf 2020-7-9 11:53
[求助] 哪位大侠接触过compass 1.2um的库啊	jack5230 2012-12-27	12242	Desingman 2020-7-8 16:15
[原创] Quartus Prime 18.1 Lite Edition 版本需要破解吗？	american007 2020-5-10	24365	tcswyy999 2020-7-8 15:00
[转贴] Synchronous FIFO Verilog Code	PayPal 2020-7-4	13058	willtuna 2020-7-8 13:55
[求助] 如何学习ASIC前端设计	Jwang1314 2020-7-1	42593	student2010 2020-7-8 10:00
[讨论] IC 设计期刊	494693243 2020-2-19	64029	失忆x 2020-7-7 17:51
[活动] PCIe！PCIe！各位大神一起来讨论！一起搞定它！ ...2 3 4 5 6	爱在00身边 2013-7-10	5427790	陆琦 2020-7-7 16:22
[原创] 让你的UltraEdit支持Verilog和VHDL高亮显示的方法！！ ...2 3 4 5 6..11	184747187 2010-4-24	10940350	jinj198908 2020-7-7 13:20
[求助] 请问写入数据位宽不定，fifo该如何设计？	不伤人的地雷 2020-7-2	74665	不伤人的地雷 2020-7-7 11:12
[原创] VCS2016 求助	atlandis 2017-11-24	34745	crueler 2020-7-6 20:51
[讨论] fpga中怎么实现两个inout脚直连	iyaowu 2010-8-13	58348	gatusokaka 2020-7-6 20:22
[求助] 如何知道designware里的乘法器的源代码？	凡人物语 2020-7-6	33721	tezhong 2020-7-6 18:59
[资料] 基于Xilinx-Spartan6 FPGA的MultiBoot设计的实现（转载）	wsz561208 2015-11-13	14361	Baoli 2020-7-5 23:32
[求助] 加帧头帧尾怎么用verilog实现	lbzhu 2020-6-28	22704	lx1991220 2020-7-5 21:47
[求助] 数字滤波器	senlin2011 2020-7-5	02837	senlin2011 2020-7-5 15:42
[求助] scrambler同步问题	xiaohanhaowei 2017-1-13	93842	Lown1979 2020-7-4 23:33
[求助] FPGA烧写bit文件求助	CC1991 2020-7-1	29663	CC1991 2020-7-2 13:45
[求助] FPGA跑着跑着重新加载程序	yghanwuji 2013-6-4	75979	yghanwuji 2020-7-2 11:35
[原创] 关于PCIE的几点说明	WZY970213 2020-7-1	02116	WZY970213 2020-7-1 15:09
[求助] i2c slave的时钟只有100khz,该怎么设计？master是MCU	wsober 2020-6-27	33069	asic_service 2020-6-30 17:04
[求助] 插上Pcie板卡，PC无法启动	iter_1 2020-6-29	02663	iter_1 2020-6-29 16:44

1 ... 163 164 165 166167168 169 170 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31180|排名: 14

快速发帖

浏览过的版块

站长推荐 /1