在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2056|回复: 3

[求助] 有用过60bit*60bit的乘法器吗?

[复制链接]
发表于 2020-9-15 20:16:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近工程有很多乘法。为数值本身范围很大,用了32bit来表示一个小数,又用一个Fix60_32共60bit来表示另一个数,这些结果还用乘法运算,大概最多是60bit×60bit?

感觉这bit数太多了。

不知60bit*60bit,频率能到多少? 有经验的,给指点一二,万分感谢!
发表于 2020-9-16 11:31:34 | 显示全部楼层
FPGA(vivado)/ASIC(designware)都提供pipeline的乘法器,可以跟你16x16的乘法一样快,就是latency增加,throughput不变。

//-------------------- 跟sky学数字IC前端设计------------------------------//
Verilog只是语言,表达的是“思想”(硬件俗称Architecture)。
就像你懂汉语,但是你能写出李白/杜莆那种激情豪迈的诗吗,能写出朱自清的《背影》吗,或是能做个文章在报刊杂志发表吗?
IC设计也是一样。
但是语言能教,思想很难教授。但是可以带你领略,带你欣赏。下面的课,就是以此为目标:带你领略数字IC前端设计的风景。


———————————————————————————————
推荐两个电子科大06届师兄的数字设计入门课,可以跟着学。

https://ke.qq.com/course/2900266?tuin=64ce5e2a (数字IC/FOGA设计入门,1/2课免费。两期已累计服务超120位小伙伴)

https://ke.qq.com/course/package/24207?tuin=64ce5e2a (On-Chip-Bus精讲,ddr/cache行为,ahb的burst与hready,AXI的cmd outstanding, data out-of-order,bus效率分析与提高,efficiency与latency平衡 全覆盖)
发表于 2020-9-16 14:34:43 | 显示全部楼层
曾将c代码的320bitx256bit的乘法器移植到xilinx kintex7器件上,由数十个16*16bit的基本乘法器构建,pipeline,240cycle,频率可以达到400MHz。你这个位宽可以直接调用乘法器ip,貌似xilinx的最大支持64x64的
 楼主| 发表于 2020-9-16 15:33:19 | 显示全部楼层


zzj0329 发表于 2020-9-16 14:34
曾将c代码的320bitx256bit的乘法器移植到xilinx kintex7器件上,由数十个16*16bit的基本乘法器构建,pipeli ...


好,谢谢!
Xilinx的IP的确可以支持64*64.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:49 , Processed in 0.015783 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表