verilog中（* XXX *）是什么意义？请看第二行

tazngxi · 发表于 2017-4-3 20:34:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

`timescale 1 ps/1 ps
(* DowngradeIPIdentifiedWarnings = "yes" *)
module tri_mode_ethernet_mac_0_axi_lite_sm (
   input             s_axi_aclk,
   input             s_axi_resetn,

   input    [1:0] mac_speed,
   input             update_speed,
   input             serial_command,
   output             serial_response,

   input             phy_loopback,

上面第二行(* DowngradeIPIdentifiedWarnings = "yes" *)是什么意义呢？

xiaoyunvsmm · 发表于 2017-4-3 23:34:38

应该没什么意义，类似于备注吧？

altana · 发表于 2017-4-12 09:29:21

这个应该是某些综合器会敏感的，就像synplify 会对“(* full_case *)” 和(* parallel_case *)敏感一样。

南宫恨 · 发表于 2017-5-2 17:40:41

3楼说的基本正确，这个特性是verilog2001增加的，运用于综合工具，以前类似//full case paraller_case由于在注释里面，这样综合工具就不得不对代码中注释部分全部做解析，有了这个特性就不用检查注释了直接通过这种方式向综合工具传递一些信息，没记错的话这个玩意叫attribute，你可以搜搜verilog2001的文档

expoed · 发表于 2017-5-10 11:08:47

回复 1# tazngxi

没记错的话这种叫注释，还有一种叫属性

petrel87 · 发表于 2017-5-10 15:10:01

长知识了。大神真多！膜拜一下

紫荆的传说 · 发表于 2020-9-11 17:07:57

学习了，学习了！

[求助] verilog中（* XXX *）是什么意义？请看第二行

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2