设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 【求助】时钟数据恢复电路CDR的FPGA实现
1234567下一页
返回列表 发新帖
楼主: cheng520so

【求助】时钟数据恢复电路CDR的FPGA实现

[复制链接]
twj8twj
发表于 2009-10-8 12:11:44 | 显示全部楼层
XILINX有这方面的应用文档，讲得还是比较清楚的
回复 支持 反对

使用道具 举报

发表于 2009-10-10 14:10:16 | 显示全部楼层
时钟电路很重要
回复 支持 反对

使用道具 举报

chjingsi
发表于 2010-1-26 22:41:22 | 显示全部楼层
看不了
回复 支持 反对

使用道具 举报

dan2
发表于 2010-1-28 07:49:23 | 显示全部楼层
Thanks
回复 支持 反对

使用道具 举报

发表于 2010-1-30 21:01:34 | 显示全部楼层
谢谢了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

oulin99
发表于 2010-1-31 09:20:34 | 显示全部楼层
站内牛人多啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-2-1 08:56:28 | 显示全部楼层
take a look, still not catch the concept yet
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-2-4 23:39:15 | 显示全部楼层
用逻辑做CDR，能做多少bps?
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

airtd
发表于 2010-4-12 14:39:35 | 显示全部楼层
7# jerryyau
....kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-4-13 19:01:36 | 显示全部楼层
这个顶下
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-3 04:21 , Processed in 0.021660 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表