【求助】时钟数据恢复电路CDR的FPGA实现

cheng520so · 发表于 2009-3-19 08:39:17

您需要登录才可以下载或查看，没有账号？注册

×

有没有用verilog HDL实现时钟数据恢复电路的，如果有的话能否把源码发给我，在线等，谢谢！
cheng520song@163.com

ineedpower · 发表于 2009-3-19 09:02:16

开口就要源码....

jerryyau · 发表于 2009-3-20 11:26:26

opencore的USB 1.1 IP有你要的>

cheng520so · 发表于 2009-3-21 19:24:26

谢谢回复，可是我找了IP核，没发现该IP核有CDR模块。。。

losang · 发表于 2009-3-21 20:42:11

XILINX有这方面的应用文档，例如XAPP224，讲得还是比较清楚的。

www.losang.cn

jerryyau · 发表于 2009-3-22 20:52:38

相信我他有，你可以看SIE相關源碼，它適用數位電路來處理CDR。

jerryyau · 发表于 2009-3-23 14:15:26

一篇paper，希望有幫助。

cheng520so · 发表于 2009-3-24 12:39:48

原帖由 jerryyau 于 2009-3-22 20:52 发表

 登录/注册后可看大图

相信我他有，你可以看SIE相關源碼，它適用數位電路來處理CDR。

谢谢！

superrabbit · 发表于 2009-3-24 23:14:48

MAXIM好像有相关FPGA的代码~~

benifit · 发表于 2009-3-25 10:32:12

原帖由 losang 于 2009-3-21 20:42 发表

 登录/注册后可看大图

XILINX有这方面的应用文档，例如XAPP224，讲得还是比较清楚的。

www.losang.cn

谢谢，这些xilinx的参考方案已经做过了，我还想要点别的公司的参考设计。。。

账号		自动登录	找回密码
密码			注册

站长推荐 /1