在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2449|回复: 2

[讨论] PLL-based CDR的数据恢复环路的锁定时间

[复制链接]
发表于 2016-8-29 16:18:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,双环路PLL-Based CDR在频率锁定环路锁定并切换到数据恢复环路后,将时钟与数据中心对齐所需要的锁定时间该如何计算呢?
求各位大侠指教或提供相关资料,拜谢!
发表于 2016-8-30 10:51:18 | 显示全部楼层
bandwidth 分之一
 楼主| 发表于 2016-8-30 11:07:54 | 显示全部楼层
回复 2# lwjee


    能否详细说一说呢 或者有相关推导的文献吗  感谢!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 22:40 , Processed in 0.022349 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表