在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2739|回复: 5

[求助] IIR滤波器的反馈信号无限放大,怎么样限制[FPGA]

[复制链接]
发表于 2012-10-8 22:43:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在用DSP Builder做一个IIR滤波器
滤波器的参数是 Butterworth,采样频率是200 KHz,通带频率是2.5——7.5 KHz,2阶

我使用Matlab求滤波器的参数
        BandPass = [2.5 7.5];
        SampleFrequency = 200;
        NyquistFrequency = SampleFrequency / 2;
        Wn = BandPass / NyquistFrequency;
        [z,p,k] = butter( 2 , Wn );
        [SOS,Gain] = zp2sos(z,p,k);

得到参数为:
        SOS =
    1.0000    2.0000    1.0000    1.0000   -1.8156    0.8559
    1.0000   -2.0000    1.0000    1.0000   -1.9281    0.9357

        Gain =
    0.0055

使用DSP Builder 搭建二阶模块时,图中 Scope 1 的信号在无限放大,我不知道 Bus Conversion 应该怎么设,然后其他好像也有问题,求解。
这个滤波器的极点非常靠近单位圆,不知道会不会出问题。
QQ截图20121008223033.png
发表于 2012-10-18 15:35:34 | 显示全部楼层
回复 1# lh0027


    等回复,谢谢
发表于 2012-12-2 22:12:19 | 显示全部楼层
也等回复
发表于 2012-12-2 22:16:57 | 显示全部楼层
我的感觉是实现的问题,按说不应该会出现这中情况。
问一下:
1.实现的方案有没有在matlab上仿真一下,会不会有无线放大的情况?
2.verilog实现跟实现方案有没有偏差?
发表于 2014-9-24 10:10:30 | 显示全部楼层
FPGA实现肯定跟实际模拟的效果有一点偏差。
发表于 2020-9-3 17:39:10 | 显示全部楼层
这个问题有8年了,不知道问题解决没有啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:23 , Processed in 0.022540 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表