数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 164 165 166 167168169 170 171 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] MCU总线结构中关于cache的问题 ...2	mysoul 2020-7-15	147177	mysoul 2020-7-23 10:50
[讨论] 关于SGMII接口实现千兆以太网	西南山谷 2017-2-22	35872	BruceLone 2020-7-22 22:12
[资料] icc2 cts好文件	satyaneos 2020-7-22	04118	satyaneos 2020-7-22 14:18
[原创] 找高级芯片设计工程师帮我设计下这个产品，产品原理图如下 ...2	wei5699 2020-6-5	197235	wei5699 2020-7-22 09:34
[原创] 综合中报warning	段岑林 2020-7-21	02719	段岑林 2020-7-21 21:13
[原创] dc_shell > 执行read_lib 错误 check the installation of library compiler ...2	52927605@qq.com 2018-2-2	106428	stupidly 2020-7-21 19:31
集成电路制造工艺--北京大学.ppt ...2 3 4 5	wowo0128 2008-4-2	4816908	mixasic 2020-7-21 09:19
[原创] 求助！！！	Mr.LiTian 2020-7-21	03185	Mr.LiTian 2020-7-21 00:08
[讨论] a=!(b)与a=!(\|b) 有什么区别， verilog ...2	bandit 2010-4-2	1410393	西南山谷 2020-7-20 15:41
[求助] xilix vivado 开发软件中各个软件有什么区别？	evilfool911 2020-7-19	02608	evilfool911 2020-7-19 21:26
[求助] 关于altera 中PLLip的配置问题	nm2012 2020-7-19	02447	nm2012 2020-7-19 13:32
[求助] ALTERA关于FPGA PCIE写事务	shangdim0 2016-3-1	53188	固执的寻觅 2020-7-18 20:29
[原创] modelsim仿真出现内存不足的警告怎么解决 - [悬赏 20 信元资产]	lbzhu 2020-7-17	13469	himingway 2020-7-18 01:18
[求助] 组合逻辑毛刺的问题	mysoul 2020-7-1	84102	mysoul 2020-7-17 10:05
[求助] 如何对某知识进行深入学习？	西西在冰城 2015-10-8	93342	西西在冰城 2020-7-16 09:24
[求助] 带选择的2输入D触发器时序电路分析问题请教	yjj_123 2020-7-12	22459	asic_service 2020-7-15 16:49
[招聘] 数字芯片前端设计	春虫虫 2020-7-15	02703	春虫虫 2020-7-15 14:12
[原创] M8051 8-BIT MICROCONTROLLER - [阅读权限 255] ...2 3 4 5	LoktikVJ 2009-2-28	448034	zenghongyan 2020-7-15 14:10
[求助] ISE12.4不能调用synplify201009 ...2 3 4	ltx20000 2010-12-27	3623140	qww634872760 2020-7-14 15:15
[求助] Xilinx官网下载VIVADO，登录拒绝，该怎么下？	一语奔驰 2016-1-2	44477	zzj0329 2020-7-14 12:42
[求助] 求教vivado工程中如何使用xil_defaultlib.D_flipflop	freebigfish 2020-7-11	27902	freebigfish 2020-7-14 08:46
[解决] 请问Vivado能否使用类似Quartus的虚拟引脚功能(Virtual Pin) - [已解决]	yishuad 2020-7-13	34917	luowentao 2020-7-13 17:24
[求助] altera的FPGA关于调用altlvds_rx的问题	nm2012 2020-7-13	12795	nm2012 2020-7-13 01:36
[讨论] 一块FPGA可以同时工作在几个时钟频率下？	kalelshey 2013-8-1	65423	nm2012 2020-7-13 01:08
[求助] 问个语法verilog问题哦 ...2	呱呱年 2019-11-7	156340	xlteam2 2020-7-12 04:11
[讨论] DC中这种时钟设计应该如何进行约束	SKILLER 2013-12-10	95883	liu675 2020-7-11 15:40
[求助] 负阻LC振荡器的可变电容设计	Augustus98 2020-7-10	32267	Augustus98 2020-7-11 11:27
[求助] 后防真	fangwang85 2020-7-10	12832	asic_service 2020-7-11 11:26
[求助] 转置RAM 按列写按行读 - [悬赏 10 信元资产]	burning233 2020-7-9	13584	henry.wang 2020-7-10 18:49
[求助] 滤波器的输出有效数据问题	lbzhu 2020-7-8	12493	henry.wang 2020-7-10 18:37
[求助] 相同工艺下，面积小了10%，功耗翻了好几倍。	Crosshairs 2020-6-26	33088	gbzhh 2020-7-10 18:04
[求助] FPGA与RTL8211EG调试时，数据上传到电脑丢包	yyz1988 2020-7-10	02699	yyz1988 2020-7-10 15:17
[求助] 新手求教vivado时序约束不满足怎么处理？	woodstock 2020-7-8	35451	zzj0329 2020-7-10 15:03
[求助] verilog中for语句和generate for语句的区别？	gamefan567 2016-10-1	37314	zzj0329 2020-7-9 20:44
[原创] 请问ptpx的功耗如何分类	atlandis 2020-7-9	02627	atlandis 2020-7-9 15:39

1 ... 164 165 166 167168169 170 171 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2