在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] RTL代码 attach_img  ...2 孤月飞星 2012-4-18 1511216 mabin99 2020-5-12 11:27
[原创] What does A2X,X2H and X2P mean? h9f3 2017-11-22 43676 mabin99 2020-5-12 11:19
[求助] 求SRAM设计相关书籍推荐 西风醉雨 2016-1-25 33372 xunge 2020-5-12 10:17
[求助] 什么是四级堆栈,和一般的堆栈有什么区别吗? 先来个小目标 2020-5-12 02687 先来个小目标 2020-5-12 09:43
[求助] 浮栅 MOS管 存储 jiang-- 2017-3-10 13423 xunge 2020-5-11 22:45
[求助] 初学异步fifo,问个设计问题,欢迎讨论~ attach_img  ...2 the_rebrith 2015-10-16 136242 jessiechenjc 2020-5-11 18:32
[求助] [求助]有关于encounter启动的问题 喵咪呼噜love 2015-9-28 73104 石头111 2020-5-11 15:02
[求助] AXI总线master和slave dreamdream0127 2017-7-31 36956 494693243 2020-5-11 14:48
[原创] 玩转FPGA边缘视觉——4k视频图像抓取 attach_img limubai 2020-5-11 02728 limubai 2020-5-11 12:00
i2c协议  ...234 atuhappy 2003-11-2 39258353 石头111 2020-5-11 11:51
同步sram读写问题 急行军 2008-9-18 76923 leo_zhao 2020-5-11 10:29
[讨论] 如何提高ASIC 设计能力 494693243 2020-4-23 22440 494693243 2020-5-9 16:37
[原创] cic compensation filter design attachment  ...2 qinlongdwtdx 2011-12-8 167094 pjtm9364 2020-5-9 10:46
[原创] 如何用200Mhz的时钟向20Mhz时钟发送一个使能信号 ?  ...2 american007 2019-12-29 144703 mabin99 2020-5-9 10:05
[求助] quartus调用modelsim时出现license报错 新人帖 attach_img 三里三 2020-5-2 22495 ll_ago 2020-5-8 17:13
[求助] modeisim仿真出错 新人帖 attach_img lvdezhen 2020-4-30 41828 ll_ago 2020-5-8 17:10
[原创] 35家IC公司+12家IT公司笔试面试题 新人帖 attachment  ...23 liy97 2020-3-27 226777 benny_seu 2020-5-8 11:22
[求助] 利用vcs进行仿真,VCC和GND用不用在testbench赋值 attach_img lqqqqqq 2020-5-4 41862 lqqqqqq 2020-5-8 10:53
[求助] 哪位大侠给一个altera pcie硬核设计的例程 attachment  ...2 guolh 2012-12-12 1611496 guolh 2020-5-7 16:48
[资料] time_gen简洁视频教程 attachment ll_ago 2020-5-7 02297 ll_ago 2020-5-7 09:22
[求助] 状态机netlist逆向工程 新人帖 sh469 2020-4-25 52603 sh469 2020-5-7 09:07
[求助] 是坚持找数字IC工作,还是继续整FPGA? 杨义 2020-4-26 32838 richardxingxing 2020-5-6 22:13
[求助] 请问哪里可以获得PCIe 3.0的xilinx IP核或者开源源码  ...2 丧尸暴龙兽 2017-8-28 1210287 jackhb007 2020-5-6 19:58
[原创] 超低延时4K时代来临!米尔基于Zynq UltraScale+MPsoc边缘视觉套件VECP发布 attach_img limubai 2020-5-6 02845 limubai 2020-5-6 11:33
[求助] output[3:0] out; 怎么将out的每一位表示出来 lqqqqqq 2020-5-3 11787 jasper0608 2020-5-5 15:03
悬赏 [求助] 对于3Gbps左右的未知编码格式的差分码流,如何判定发送端硬件是正常的? - [悬赏 5 信元资产] fzfh1219 2020-5-4 32330 沃尔曼 2020-5-5 13:31
[原创] 请教同样的设计,同样的DC脚本,综合出来的area会有不同么? atlandis 2016-3-31 52923 Rison128 2020-5-4 23:18
[求助] 求助,怎样用VCS产生仿真波形数据的二进制文件? ICSYS 2014-7-17 44534 lqqqqqq 2020-5-4 15:44
[原创] 基于FPGA的信号处理视频教程【进阶必备】 attach_img  ...2 xuehua_12 2018-9-12 104289 313020 2020-5-4 10:10
悬赏 [求助] 如何在扫描链中额外插入反相器 - [悬赏 200 信元资产] attach_img 追求前方 2020-4-30 21984 thjan65 2020-5-3 12:08
[求助] 关于FPGA时序违例的疑问  ...2 Traviss 2020-4-25 116074 Traviss 2020-5-3 11:31
[原创] 请教testbench调用不同case的方法 atlandis 2013-12-25 63645 adan313 2020-5-3 00:44
[原创] VCS+Verdi实践 attachment dreamer180 2020-4-28 63047 j81mm 2020-5-1 20:04
[讨论] 关于贴"PCIE x4 Gen2 高速数据传输, 包括所有源代码,驱动和PC端程序"  ...2 xfreestar 2016-7-24 137122 jackhb007 2020-5-1 17:27
FPGA与88E1111千兆以太网实现—硬件 attach_img digest  ...23456..17 topggmq 2014-11-25 16878870 zero_xyz 2020-5-1 11:07
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-17 18:08 , Processed in 0.026242 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块