在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 集成电路设计培训之静态时序分析 邀请函 青岛EDA中心 2020-9-1 12743 shirley19891216 2020-9-2 15:15
[求助] 新版VCS如何识别“-PP”这个选项? jeromechen2008 2020-9-1 24120 清影行 2020-9-1 21:15
[求助] 关于信号跨时钟域的疑惑 admiration123 2020-6-18 62821 ll_ago 2020-9-1 17:43
[求助] 昨晚笔试题遇到的一个小问题 931692159 2020-8-11 63053 leijing 2020-9-1 17:32
[讨论] 10万火急!ISE综合后的仿真!  ...2 huanguestc002 2011-4-28 1112789 liyu266 2020-9-1 16:54
[讨论] 我的五级流水线在读取指令的时候不执行if else 的跳转 新人帖 lllluo 2020-6-29 22231 被选召的孩子 2020-9-1 16:04
[原创] 求问AXI中如何规定对某块区域只能写读后写,非Eclusive操作 caren 2020-8-27 22305 asic_service 2020-8-31 15:24
[求助] 改变OPENCORE上的UART16550中 FIFO 大小 gb132 2014-3-24 85209 ssf1994 2020-8-31 13:21
蓝牙资料  ...2 caiyf00001 2006-12-22 128122 adan313 2020-8-31 10:05
[求助] 有没有玩opensparc的,请进! qmdong 2011-4-9 64532 dodoee 2020-8-29 10:51
[求助] 网上流传文档”综合与Design_Compiler“中关于最小输出延时的计算 zpalwaysyoung 2020-8-29 03567 zpalwaysyoung 2020-8-29 10:35
[求助] 设计中case,阻塞和非阻塞的区别  ...2 我叫oi 2019-12-6 156816 ssf1994 2020-8-28 17:03
[求助] LVDS时钟问题 新人帖 - [已解决] 梁_小倩 2020-5-27 45235 aegeus 2020-8-28 11:32
[讨论] wire类型和logic类型的区别 IC.Michael 2020-8-27 13742 hanyusky10 2020-8-28 08:47
[求助] 在Windows 10中文家庭版上安装Xilinx ISE出现疑问 新人帖 taowu 2020-8-27 43544 jiaoda 2020-8-27 21:04
[求助] library compiler 创建.db文件  ...234 武也锋 2013-3-3 3017214 Tam2019 2020-8-27 20:00
[解决] 提供全套以太网解决方案适用于ASIC和FPGA woai2020 2019-4-12 43183 peiyaoli 2020-8-27 18:45
[求助] 不写tb文件的话,可以单独对设计进行语法检查吗? seven_eleven 2020-8-25 43051 ssf1994 2020-8-27 16:22
[求助] vivado2017版本中xps gdsgdj 2017-12-26 33702 西南山谷 2020-8-27 14:12
[求助] axi-lite 如何自定义ip读取slave的数据 - [悬赏 100 信元资产] 梁_小倩 2020-8-26 03159 梁_小倩 2020-8-26 17:03
[求助] URAT和JTAG可以同时使用吗? 新人帖 LuiLui 2020-8-26 12195 LuiLui 2020-8-26 11:13
[求助] 应届硕士offer选择 华为-比特大陆-oppo - [已解决]  ...23 乱了节奏 2019-10-12 2115199 StephenChan 2020-8-25 13:47
[原创] 光纤接口处理卡学习资料:524-基于MPSOC XCZU15EG-2FFVB1156I 的PCIe FMC 光纤接口处理卡 orihard1 2020-8-24 02946 orihard1 2020-8-24 17:37
[求助] 有没有专门做过低功耗设计的呢?(数字) StephenChan 2020-8-24 02609 StephenChan 2020-8-24 17:16
[求助] 求助raid0高手 xianuser 2020-6-9 22243 xianuser 2020-8-24 11:38
[求助] DC 综合后寄存器出现低位出现高阻态 michaelzhang561 2014-9-16 86475 liu675 2020-8-24 11:28
[求助] read_vcd -strip_path ... x.vcd dyytx 2017-10-18 53824 cris_zhao 2020-8-24 11:24
[求助] turbo编解码用IP还是自己写啊? YYFFLLMMNN 2020-8-8 93303 fancykid 2020-8-23 23:24
[讨论] 数字设计如何进阶 新人帖 baronbo 2019-4-23 84337 eric1810 2020-8-23 23:17
[求助] 三段式 状态机的第三段为什么用next_state啊 cjf19880525 2013-5-8 87309 tongvip 2020-8-23 23:15
[求助] 应届生适合去oppo芯片设计岗吗? 新人帖 gakkiiii 2020-8-23 83670 quanqiutong 2020-8-23 17:16
[求助] 有大神帮忙实现一下RS并行编译码算法的吗?有matlab跟C代码,有偿的 新人帖 changzhenga 2020-8-23 02713 changzhenga 2020-8-23 13:24
[求助] 求助:有没有详细的在linux下编译Xilinx ISE对VCS的仿真库步骤 chen.terry 2013-2-26 58454 pengyuan0820 2020-8-22 13:28
[求助] VCS仿真xilinx的IP核 wanganhui787 2014-2-18 87476 pengyuan0820 2020-8-22 10:27
[原创] XPS中生成网标出错 西南山谷 2020-8-21 02935 西南山谷 2020-8-21 15:47
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-23 02:48 , Processed in 0.042025 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块