数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 166 167 168 169170171 172 173 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


移动: RISC-V学习资料	xiaoyangren12 2020-6-18	-47	xiaoyangren12 2020-6-18 09:44
[求助] 设置库文件时DC报错 Error: File is not a DB file.	Arthut_Adolph 2020-3-17	13087	古月哥欠的歌 2020-6-17 15:06
[求助] Error: Synplify Pro Error.......m_altera.exe ...2	keyway 2012-10-24	1410511	liyu266 2020-6-17 10:48
[求助] questasim 仿真问题	记忆冬天 2020-6-16	22387	dubu113 2020-6-16 20:49
[招聘] 张江靠谱创业公司 Senior DFT Engineer 招聘高薪+期权	smoothcareer666 2020-6-16	02489	smoothcareer666 2020-6-16 19:01
[招聘] 知名AI芯片公司浦东张江 PSE Bring Up Lead 招聘百万左右	smoothcareer666 2020-6-16	02340	smoothcareer666 2020-6-16 18:52
[求助] psram大家谁用过，psram的读写方式和RAM完全一样吗？	american007 2018-7-8	44468	xgchang 2020-6-16 09:51
[讨论] 某公司招聘FPGA设计工程师，部分笔试题	Willa.Wei 2020-6-12	22307	Willa.Wei 2020-6-15 17:12
[求助] 关于vivado生成.mmi文件的问题 - [悬赏 50 信元资产]	Hsunagwen 2020-6-15	05842	Hsunagwen 2020-6-15 17:00
[原创] 米尔官方淘宝店618大促！赶紧上车	limubai 2020-6-15	02609	limubai 2020-6-15 16:06
[活动] ［Zynq征文]Zynq器件存储控制器介绍(原创) 精华1	wdzfd 2013-2-25	69912	rocky_123 2020-6-15 12:41
[求助] Vivado中握手信号被综合成gated clock	Fantom_Ya 2020-6-2	53906	Fantom_Ya 2020-6-15 11:33
[求助] 请教一个Zynq mpsoc的AXI访问slave的问题	daneast 2020-6-13	03308	daneast 2020-6-13 22:57
[求助] manchester vhdl代码在quartusll上跑成功synopsy上显示错位	zleewin 2020-6-11	32276	zleewin 2020-6-13 18:12
[资料] FPGA- CycloneⅣ_中文手册	2443699920 2015-7-17	95565	ZHZIC 2020-6-13 14:07
[求助] verd2011.01（LINUX）的波形颜色为何不能改变呢？ ...2 3	qinjuanyan 2012-7-5	2013752	糊粘丶 2020-6-12 14:24
[求助] 复旦微的FPGA咨询	超群天晴 2020-5-6	43454	jokeshe 2020-6-12 00:20
[求助] 关于SPI 时钟相位中的数据采样	Lucky丶You 2020-5-30	22379	Lucky丶You 2020-6-11 16:47
[求助] 接口电路咨询	184255 2020-6-9	45088	abeey 2020-6-11 16:10
[求助] vivado调用modelsim仿真时，每次代码修改都要重新打开modelsim吗	fzfh1219 2020-6-11	12666	abeey 2020-6-11 16:02
[求助] efuse问题请教	lxw11 2016-2-17	44417	feixuelf 2020-6-11 09:22
[求教]modelsim后仿真好几天都没解决的问题 ...2	nan123chang 2008-5-19	127715	alleylu 2020-6-10 15:46
[原创] 高校本科FPGA实践教育与就业解决方案	orihard1 2020-6-10	04188	orihard1 2020-6-10 15:16
[转贴] generated clock的定义	ozcozcozc 2020-6-10	03787	ozcozcozc 2020-6-10 13:24
[求助] 综合过程中出现loop对于设计r如何修改	736605028 2020-6-9	52534	736605028 2020-6-10 11:37
[求助] 求助！关于verilog 状态机的嵌套 ...2	Tristan90 2013-6-30	1319527	american007 2020-6-10 06:59
[讨论] ModelsimSE & debussy FPGA仿真	浪海 2020-6-9	02628	浪海 2020-6-9 10:18
[求助] dc 编译显出库有问题	zleewin 2020-6-7	22361	yangyuf1 2020-6-8 17:00
[求助] dc library求助	zleewin 2020-6-7	04309	zleewin 2020-6-7 12:01
[求助] 为什么说我的if后面缺endmodule	zleewin 2020-6-5	45140	zleewin 2020-6-7 10:01
[求助] quartus 报错	zleewin 2020-6-5	12276	abeey 2020-6-6 22:13
[求助] 求教一下QSPI flash的问题 - [已解决]	wmxjxy 2020-6-6	34975	wmxjxy 2020-6-6 19:28
[求助] 求一师傅带我入FPGA的门（详见下文） ...2 3	不知道在前方 2014-4-22	2313204	951674371 2020-6-6 11:07
[求助] 求教一下QSPI FLASH问题	wmxjxy 2020-6-6	02990	wmxjxy 2020-6-6 10:22
[求助] DC综合出现的一个警告	leijing 2017-1-9	43904	zklc123 2020-6-5 17:19

1 ... 166 167 168 169170171 172 173 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2