EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31124|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 166 167 168 169170171 172 173 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


同步sram读写问题	急行军 2008-9-18	76978	leo_zhao 2020-5-11 10:29
[讨论] 如何提高ASIC 设计能力	494693243 2020-4-23	22497	494693243 2020-5-9 16:37
[原创] cic compensation filter design ...2	qinlongdwtdx 2011-12-8	167259	pjtm9364 2020-5-9 10:46
[原创] 如何用200Mhz的时钟向20Mhz时钟发送一个使能信号？ ...2	american007 2019-12-29	144849	mabin99 2020-5-9 10:05
[求助] quartus调用modelsim时出现license报错	三里三 2020-5-2	22559	ll_ago 2020-5-8 17:13
[求助] modeisim仿真出错	lvdezhen 2020-4-30	41880	ll_ago 2020-5-8 17:10
[原创] 35家IC公司+12家IT公司笔试面试题 ...2 3	liy97 2020-3-27	226983	benny_seu 2020-5-8 11:22
[求助] 利用vcs进行仿真，VCC和GND用不用在testbench赋值	lqqqqqq 2020-5-4	41897	lqqqqqq 2020-5-8 10:53
[求助] 哪位大侠给一个altera pcie硬核设计的例程 ...2	guolh 2012-12-12	1611764	guolh 2020-5-7 16:48
[资料] time_gen简洁视频教程	ll_ago 2020-5-7	02350	ll_ago 2020-5-7 09:22
[求助] 状态机netlist逆向工程	sh469 2020-4-25	52655	sh469 2020-5-7 09:07
[求助] 是坚持找数字IC工作，还是继续整FPGA？	杨义 2020-4-26	32923	richardxingxing 2020-5-6 22:13
[求助] 请问哪里可以获得PCIe 3.0的xilinx IP核或者开源源码 ...2	丧尸暴龙兽 2017-8-28	1210593	jackhb007 2020-5-6 19:58
[原创] 超低延时4K时代来临！米尔基于Zynq UltraScale+MPsoc边缘视觉套件VECP发布	limubai 2020-5-6	02937	limubai 2020-5-6 11:33
[求助] output[3:0] out; 怎么将out的每一位表示出来	lqqqqqq 2020-5-3	11806	jasper0608 2020-5-5 15:03
[求助] 对于3Gbps左右的未知编码格式的差分码流，如何判定发送端硬件是正常的？ - [悬赏 5 信元资产]	fzfh1219 2020-5-4	32377	沃尔曼 2020-5-5 13:31
[原创] 请教同样的设计，同样的DC脚本，综合出来的area会有不同么？	atlandis 2016-3-31	52973	Rison128 2020-5-4 23:18
[求助] 求助，怎样用VCS产生仿真波形数据的二进制文件？	ICSYS 2014-7-17	44589	lqqqqqq 2020-5-4 15:44
[原创] 基于FPGA的信号处理视频教程【进阶必备】 ...2	xuehua_12 2018-9-12	104359	313020 2020-5-4 10:10
[求助] 如何在扫描链中额外插入反相器 - [悬赏 200 信元资产]	追求前方 2020-4-30	22015	thjan65 2020-5-3 12:08
[求助] 关于FPGA时序违例的疑问 ...2	Traviss 2020-4-25	116275	Traviss 2020-5-3 11:31
[原创] 请教testbench调用不同case的方法	atlandis 2013-12-25	63751	adan313 2020-5-3 00:44
[原创] VCS+Verdi实践	dreamer180 2020-4-28	63121	j81mm 2020-5-1 20:04
[讨论] 关于贴"PCIE x4 Gen2 高速数据传输，包括所有源代码，驱动和PC端程序" ...2	xfreestar 2016-7-24	137246	jackhb007 2020-5-1 17:27
FPGA与88E1111千兆以太网实现—硬件精华1 ...2 3 4 5 6..17	topggmq 2014-11-25	16879916	zero_xyz 2020-5-1 11:07
[原创] AXI4 和AXI3在效率上有区别吗？	bkhzw6 2020-4-30	02315	bkhzw6 2020-4-30 17:20
[解决] RedHat rhel 6.7 firefox 启动不了，报错: /usr/lib64/libxul.so: undefined symbol: PL_SizeOfArenaPoolExcludingPool	zjmcc 2020-4-30	02703	zjmcc 2020-4-30 15:52
[求助] ARM Cortex-M0+ Sleep模式唤醒问题 - [悬赏 5000 信元资产]	wrhwindboy 2020-4-29	13508	wrhwindboy 2020-4-29 19:16
[求助] 同步时钟与异步时钟 ...2	yyb_seu 2015-6-30	1116058	黄钊 2020-4-29 16:14
[求助] 测试文件添加激励 ...2	hxy110 2017-6-1	156804	lqqqqqq 2020-4-29 11:52
[求助] VCS加上 -kdb选项就报错	第二信使 2020-1-7	12685	hustzh 2020-4-29 11:22
[讨论] 大家认为一个合格的前端设计应该具备什么样子的能力	风释怀 2020-4-20	102702	awangsong2012 2020-4-27 23:21
[求助] 成功安装vcs + verdi之后，重启虚拟机 a problem has occurred and the system can't recover. please log out a...	weizqsocool 2020-4-27	02597	weizqsocool 2020-4-27 11:40
[求助] DDR3仿真问题求解 ...2	tcswyy999 2014-8-6	1313236	全可编程SoC 2020-4-26 13:55
[讨论] dc/sta工具set input delay和set output delay的设置细节讨论	西门电工 2020-4-26	02673	西门电工 2020-4-26 10:00

1 ... 166 167 168 169170171 172 173 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31124|排名: 10

快速发帖

浏览过的版块

站长推荐 /1