EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 16

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 169 170 171 172173174 175 176 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 虚拟机安装 verdi后没法打开软件	kdfeifeng 2018-9-13	74544	莲心禅韵 2020-4-4 00:32
[原创] 为什么设计要避免锁存器？	Auroranian 2020-4-2	23462	Auroranian 2020-4-2 17:46
[求助] signed与unsigned转换的问题	goaheadxxt 2020-4-1	43858	goaheadxxt 2020-4-2 15:57
[求助] EPCS重配置FPGA时nSTATUS会有一瞬间拉低	yydlxx 2020-4-2	01474	yydlxx 2020-4-2 15:36
[原创] 深圳某上市公司数字岗位HC空缺	Auroranian 2020-3-12	42424	Auroranian 2020-4-2 10:15
[原创] 百度&米尔携手推出FZ3深度学习计算卡！基于XCZU3EG的百度大脑EdgeBoard加速平台	limubai 2020-4-2	02453	limubai 2020-4-2 10:05
[求助] 同步FIFO 相关问题	736605028 2020-4-1	01990	736605028 2020-4-1 14:15
[求助] VERDI使用过程中 DUMP不出波形	736605028 2020-3-30	22278	736605028 2020-4-1 14:02
[求助] 关于TSMC基本单元库的问题	gongchengshi3 2020-3-31	12069	gongchengshi3 2020-4-1 08:52
[求助] modelsim 仿真求助	gavina_zhao 2020-3-31	01372	gavina_zhao 2020-3-31 15:11
[求助] 求助关于flash控制器的时钟问题	Hope801 2020-3-31	01994	Hope801 2020-3-31 10:18
[求助] ASIC网表仿真出现未知态且前仿hold为负 - [已解决]	我欧我骄傲 2020-3-18	44096	wlmwxm 2020-3-31 09:49
[求助] 请问谁有三星toggle flash的verilog仿真模型？	245950258 2020-3-31	02220	245950258 2020-3-31 09:11
[求助] 在综合的时候是否可以选择自己设计的单元	一个很酸的李子 2020-3-21	72488	一个很酸的李子 2020-3-30 20:04
[求助] 想问一下这种带箭头的符号代表什么Gate - [已解决]	菠萝赛东 2020-3-29	33333	736605028 2020-3-30 19:09
[求助] 求xilinx K7系列IBIS-AMI的模型	小望怕水 2014-7-23	13015	cdw1986 2020-3-30 15:15
[招聘] 高薪招深度学习或者通信方面仿真的同学，不坐班现金报酬	chenwen3678 2020-3-30	01809	chenwen3678 2020-3-30 14:26
[求助] 华为 or 豪威 ...2	fuxiaolicaicai 2019-9-20	137018	YYFFLLMMNN 2020-3-30 10:09
[求助] 求问：如何知道总线的性能够不够用？	fengxu960721 2020-3-28	12118	kang.kang 2020-3-30 09:52
[原创] zynq启动后，jtag重新烧写bit文件，如何保持ps时钟输出？	american007 2020-3-29	01867	american007 2020-3-29 23:27
[求助] 把c语言描述的语法，用verilog描述出来，有什么好的解决思路？	440实验室 2020-3-26	11782	rclic2014 2020-3-29 14:08
[讨论] 为什么关于FPGA测试的书籍这么少，几乎没有？	guolehaohao 2016-12-29	74203	lgp510775906 2020-3-28 17:18
[求助] 请问AES算法加密迭代的问题	jiaslbang 2013-4-17	43104	lgp510775906 2020-3-28 17:12
[求助] 这是什么语法	chen3ten 2020-2-19	82836	lgp510775906 2020-3-28 17:04
[转贴] 值得收藏的FPGA硬件PCB布局小技巧（AD）	zhongyan 2020-2-15	42703	lgp510775906 2020-3-28 16:53
[求助] 真正的数字IC开发还是在用quartus吗？？ ...2	adan313 2017-9-3	119922	lgp510775906 2020-3-28 16:45
[求助] 请问一下现在的FPGA支持内部三态门接口吗 - [已解决]	yishuad 2020-3-24	23208	yishuad 2020-3-28 11:54
[原创] 数字芯片设计	willysansen 2020-3-28	02413	willysansen 2020-3-28 11:05
[求助] 关于`define的作用域的一些疑问？ ...2	YYFFLLMMNN 2016-9-27	1214079	wanhua 2020-3-27 16:26
[讨论] 如何在IP设计层面预估功耗？ - [阅读权限 30]	luoyanghero 2020-3-27	036	luoyanghero 2020-3-27 10:24
[求助] 怎么用fifo实现数据包的连续输出？	Mazak 2020-3-26	02106	Mazak 2020-3-26 18:45
[求助] xilinx cordic 6.0 sin/cos 核的使用问题	peter7776 2020-3-25	02222	peter7776 2020-3-25 16:43
[求助] quartus program error ，这啥情况啊，大神指个方向啊啊啊啊啊啊	lotfy 2020-1-4	22013	lotfy 2020-3-25 10:26
[求助] DC综合system Verilog怎么设置脚本	east1203 2019-7-13	55370	OPOPOPOPOPOP 2020-3-25 09:53
[求助] 怎么给一段串行数据每隔一定周期插入0？	Mazak 2020-3-24	31927	A1985 2020-3-25 09:23

1 ... 169 170 171 172173174 175 176 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 16

快速发帖

浏览过的版块

站长推荐 /1