FPGA烧写bit文件求助

CC1991 · 发表于 2020-7-1 14:29:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

xilinx7k325t的FPGA，vivado版本2017.4。bit文件烧写的时候报错：ERROR: [Labtools 27-3165] End of startup status: LOW ERROR: [Common 17-39] 'program_hw_devices' failed due to earlier errors.奇怪的是，我的工程，把其中一个模块注释掉之后就可以烧写了，那个模块在就不行。。。但是之前是可以的，即那个模块在也可以烧写bit。有大佬遇到过吗？是什么原因？

asic_service · 发表于 2020-7-1 15:09:51

确认你调用的各个IP，包括xilinx的跟自己的DCP，是不是都是在同样的device下产生的。

推荐一个不错的数字IC/FPGA前段设计深度入门课：
https://ke.qq.com/course/package/24207

CC1991 · 发表于 2020-7-2 13:45:25

asic_service 发表于 2020-7-1 15:09
确认你调用的各个IP，包括xilinx的跟自己的DCP，是不是都是在同样的device下产生的。

推荐一个不错的数字I ...

是在同样的device下生成的。谢谢

[求助] FPGA烧写bit文件求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2