数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 31073|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 168 169 170 171172173 174 175 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 真正的数字IC开发还是在用quartus吗？？ ...2	adan313 2017-9-3	119549	lgp510775906 2020-3-28 16:45
[求助] 请问一下现在的FPGA支持内部三态门接口吗 - [已解决]	yishuad 2020-3-24	23115	yishuad 2020-3-28 11:54
[原创] 数字芯片设计	willysansen 2020-3-28	02393	willysansen 2020-3-28 11:05
[求助] 关于`define的作用域的一些疑问？ ...2	YYFFLLMMNN 2016-9-27	1213786	wanhua 2020-3-27 16:26
[讨论] 如何在IP设计层面预估功耗？ - [阅读权限 30]	luoyanghero 2020-3-27	036	luoyanghero 2020-3-27 10:24
[求助] 怎么用fifo实现数据包的连续输出？	Mazak 2020-3-26	02028	Mazak 2020-3-26 18:45
[求助] xilinx cordic 6.0 sin/cos 核的使用问题	peter7776 2020-3-25	02153	peter7776 2020-3-25 16:43
[求助] quartus program error ，这啥情况啊，大神指个方向啊啊啊啊啊啊	lotfy 2020-1-4	21991	lotfy 2020-3-25 10:26
[求助] DC综合system Verilog怎么设置脚本	east1203 2019-7-13	55252	OPOPOPOPOPOP 2020-3-25 09:53
[求助] 怎么给一段串行数据每隔一定周期插入0？	Mazak 2020-3-24	31853	A1985 2020-3-25 09:23
[原创] 分享一个超级便宜的Xilinx下载器，几十块就能买到	limubai 2020-3-19	22682	cdutcl 2020-3-24 19:08
[原创] Xilinx下载线超高速还便宜，赶紧上车	limubai 2020-3-24	11966	cdutcl 2020-3-24 19:07
[求助] Sigma-delta 与CIC数据处理问题	wanglscool 2012-2-6	63959	jeffej 2020-3-24 18:01
[原创] (Xilinx-7系配置2) 位流位宽检测机理	cdutcl 2020-3-24	01727	cdutcl 2020-3-24 13:52
[原创] (Xilinx-7系配置1) 数据文件格式详解	cdutcl 2020-3-24	02257	cdutcl 2020-3-24 13:50
[转贴] glibc 里面rand函数的实现	luoyanghero 2020-3-24	02044	luoyanghero 2020-3-24 13:34
[原创] Xilinx xc7k325t 内部构造介绍	cdutcl 2020-3-23	22680	nitheshbk 2020-3-24 13:19
[求助] 各位大佬问一下数字IC硕士论文适合哪一块？	Mr.ZhenXi 2020-3-19	11927	richardxingxing 2020-3-24 11:47
[求助] 关于spectreverilog不支持64位cadence ，求大神解释	方倩 2016-4-14	96965	xiaoquanic 2020-3-24 11:38
[求助] 请教altera 三速以太网的奇怪问题，高手请进	Airlex 2016-1-12	12477	li123770 2020-3-24 09:51
[原创] 为什么彩电在没有信号的时候是黑白雪花	luoyanghero 2020-3-24	01487	luoyanghero 2020-3-24 09:25
[资料] 分享黑金ZYNQ7000系列视频教程 ...2	engelbert 2016-11-14	179130	cdutcl 2020-3-23 18:02
[求助] 关于delta-sigma 输出·······	lizhaohong520@ 2012-1-13	52552	jeffej 2020-3-23 10:44
[原创] 完全异步复位电路设计危害 ...2 3 4 5 6..7	飘渺仙 2017-1-17	6128448	iNostory 2020-3-23 10:17
[求助] debussy 仿真：怎么才能支持2001版Verilog	love80238023 2010-3-6	85216	symail 2020-3-23 09:52
[求助] 请问一下，verilog测试时需要对外加测试信号进行控制怎么处理	Moonlitseller 2020-3-21	11797	gaurson 2020-3-22 19:28
[原创] altera的器件如何正确的重启？	american007 2020-3-22	01682	american007 2020-3-22 11:36
[原创] FPGA里做减法运算，需要转换为补码吗？	american007 2020-3-17	42886	american007 2020-3-22 11:34
[求助] 请教累加器的问题	robberxiong 2012-5-23	45461	ricvadim 2020-3-21 21:15
[原创] 求购一些模拟和数字IP	447595064 2020-3-20	01737	447595064 2020-3-20 17:05
[求助] springer 里的电子书是什么途径得到的啊	39123811 2020-3-10	31943	thjan65 2020-3-19 23:35
[求助] ASIC网表仿真出现未知态且前仿hold为负	我欧我骄傲 2020-3-18	22424	我欧我骄傲 2020-3-19 20:08
[求助] max transition问题	1252005989 2020-3-12	31980	夏尔 2020-3-19 18:03
[求助] ROM 初值与读出的值有误差	zu00478633 2020-3-13	32429	夏尔 2020-3-19 17:57
[原创] XILINX uhdsdi 音频有多少个声道怎么获取	tian10 2020-3-18	22263	tian10 2020-3-19 11:41

1 ... 168 169 170 171172173 174 175 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 15 |主题: 31073|排名: 13

快速发帖

浏览过的版块

站长推荐 /1