在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] ISE map中的错误 110500623 2011-2-9 38027 omidi.g.r 2020-5-24 22:50
[求助] FPGA时钟端口引不出来 小TWO崽子 2020-5-23 12420 asic_service 2020-5-23 21:51
[原创] 芯片行业的收入情形是什么样? 新人帖  ...2 changxusu 2020-2-14 1911281 tezhong 2020-5-23 18:43
[求助] FPGA和SOC项目 - [悬赏 200 信元资产] keebope 2020-5-20 53335 keebope 2020-5-23 13:26
[求助] DC partion 问题 494693243 2020-5-22 22644 omityoung 2020-5-22 22:07
[求助] QUARTUS功能不全,缺少EDA tools option,无法调用modelsim进行仿真 新人帖 qzzhang 2020-5-22 35003 qzzhang 2020-5-22 18:20
[招聘] 厦门寻求模拟IC设计大神 新人帖 zhangxin6886 2020-5-12 22799 yyp_123 2020-5-21 17:58
[原创] 敝人敝见 精华1  ...234 zhq415758192 2012-10-23 3731054 ever4ever 2020-5-21 16:39
[求助] verilog port 问题  ...2 494693243 2019-10-10 154855 494693243 2020-5-21 14:20
[求助] 请教FPGA综合(synplify工具) 时钟约束 新人帖 frankelly 2019-5-27 34035 liyu266 2020-5-21 10:29
[活动] H.265(HEVC)编码器IP开发组队,资深数字IP设计工程师带你飞  ...23 asic_service 2019-5-13 218513 randolpha 2020-5-20 08:21
[求助] Spyglass skip_platform_check ziven 2019-12-6 23536 tandd 2020-5-19 16:35
[资料] 数字前端最新视频教程,license到期解决,新版软件分享,模拟版图视频资料 balance0 2020-1-4 63374 J793306869 2020-5-19 15:01
[原创] sinc和cic滤波器有关系吗? bkhzw6 2016-8-2 14100 haitang123 2020-5-19 12:33
[求助] 对于先进工艺制程,数字IC设计需要考虑哪些方面的因素呢? 梦凝霜 2019-10-3 22565 mabin99 2020-5-19 10:05
[求助] 非阻塞赋值语句请教 freebigfish 2020-5-17 42582 freebigfish 2020-5-19 08:41
[原创] altclkctrl这个ip出来的时钟,如何约束? american007 2020-5-19 02941 american007 2020-5-19 04:22
[求助] 请问论坛哪位大侠有Quartus_II 15可下载?谢谢 jx_0009 2015-7-2 11845 crueler 2020-5-18 21:15
[原创] 高速数据采集问题 arsenal1215 2020-5-18 03327 arsenal1215 2020-5-18 15:47
[原创] 高性能数据存储板学习资料:基于6U VPX 的mSATA高性能数据存储板 orihard1 2020-5-18 02594 orihard1 2020-5-18 11:25
[求助] 一个不小心导致的隐秘的组合逻辑环  ...2 YoungZ1 2015-10-28 1712964 夏尔 2020-5-18 10:43
[求助] nand flash 仿真模型 tide 2014-7-1 75741 roghy_mar 2020-5-17 03:05
[求助] 关于模块划分,求高人指点 gatusokaka 2020-5-16 01829 gatusokaka 2020-5-16 09:04
[讨论] 这些常用IC设计网站,有哪些你熟悉的 chendiyi 2020-5-15 02695 chendiyi 2020-5-15 14:01
[求助] 新手,学习verilog还是直接上system verilog 新人帖  ...2 qinyuc 2019-10-5 106121 chendiyi 2020-5-15 13:51
[原创] 在Questa下面使用UVM (包括compile最新的uvm-1.1c)  ...234 asic_service 2013-1-29 3118574 mailtoanoopbabu 2020-5-14 22:36
请您解释一下altera lpm_fifo_dc0中 wrusedw和rdusedw信号的含义 Jermaine618 2007-4-11 39981 15827552818 2020-5-14 13:35
[解决] 梅子酒 2020-5-14 04566 梅子酒 2020-5-14 11:57
同步时钟和异步时钟的优缺点在哪里? lienking 2008-11-12 99424 mabin99 2020-5-14 10:53
[讨论] Verilog的赋值有什么用处,见下图 阳光夏向日葵 2019-11-26 32346 mabin99 2020-5-14 10:44
[求助] 新人请教一下testbench问题 - [已解决] fangbbyl516 2020-5-14 32751 buzhou2006 2020-5-14 08:15
[求助] DDR2仿真模型错误 gxiaob 2012-6-9 64949 Hope801 2020-5-13 22:53
[求助] 并行nor flash操作问题,请大家指点 wangjun403 2020-1-13 22372 黑桃ACE 2020-5-13 21:52
[求助] 刚刚接触综合和后端,想请教一下相关eda的使用 洛伦兹不要变坏 2019-12-18 11947 mabin99 2020-5-13 17:07
[求助] DC综合时的width mismatch问题 andy89926 2019-12-25 66338 mabin99 2020-5-13 16:56
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 15:59 , Processed in 0.035016 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块