数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 171 172 173 174175176 177 178 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Perl 还是 Tcl/tk ？ ...2 3	哈哈一笑 2010-8-26	2713834	m.f.re7an 2020-4-20 22:18
[讨论] 一个低级问题，芯片消耗的能量都到哪里去了？	lingking 2020-4-19	12998	gaurson 2020-4-20 17:35
[原创] APB_Timer	littbi 2020-4-13	54081	夏尔 2020-4-20 16:38
[原创] VCS入门教程	邢捕头 2020-4-16	64001	m.f.re7an 2020-4-20 15:46
[求助] 并行CRC校验位产生 ...2	linghuqiubai 2014-9-19	158605	lj19820319 2020-4-20 15:37
[求助] 利用designware加法器库文件综合	风释怀 2020-4-20	32463	风释怀 2020-4-20 13:40
[原创] 谁有前段时间AMD泄露的源码的？求一份学习下多谢多谢 - [悬赏 20 信元资产]	buzhou2006 2020-4-17	13036	leadway1314 2020-4-18 21:45
[求助] 怎么快速使用第三方IP？？	xiaogou1233 2020-4-16	52262	ht_lch 2020-4-18 20:37
[求助] zedboard上通过USB与PC机通信	qswsjs 2014-3-28	02911	qswsjs 2020-4-18 19:21
[求助] 综合后仿真对dont_touch的时钟如何处理	nabois 2020-4-16	21905	mythbuster 2020-4-17 16:56
[求助] windows上Debussy会出现未响应	Asura_dp 2020-4-17	02380	Asura_dp 2020-4-17 13:15
[招聘] 招聘：无线通信、digital设计和验证，协议栈，Analog和RF设计，FAE	panchip 2020-4-16	02377	panchip 2020-4-16 17:12
[讨论] nc或vcs支不支持多核或多cpu仿真	chenfengrugao 2016-6-7	85446	VICKY_EE 2020-4-16 16:39
[求助] 【求助】求DFF详细工作原理的资料	poiu_elab 2012-9-8	810624	Andy126 2020-4-15 10:35
[求助] 示波器和signal tap II抓去的信号不一致，什么原因呢	lotfy 2020-4-15	01981	lotfy 2020-4-15 10:07
[原创] FPGA做加减运算是否需要先算出补码？ ...2	american007 2020-4-9	104553	youngerdylan 2020-4-15 09:33
[原创] Analog Devices提供的verilog代码错了？	american007 2020-4-14	32120	american007 2020-4-15 06:53
[原创] FPGAer：流水灯实战	liyirui 2020-4-14	02116	liyirui 2020-4-14 17:14
[求助] 请问有没有模块集成/连接的相关工具	hb_work 2020-4-13	12265	my2817 2020-4-14 13:11
[求助] 电路的最高频率	MR.vol 2020-4-13	33177	edacw 2020-4-14 09:06
[求助] 谁有东芝的NAND FLASH 控制器基于FPGA Verilog 的求大神资料分享 - [悬赏 300 信元资产]	yuanhong96 2016-8-3	13240	ahanghang 2020-4-13 21:59
[求助] FPGA通过IIC读取外部寄存器出问题了，求救	mrlong 2020-4-12	82473	fascinate_lyd 2020-4-13 18:56
[求助] 如何保留verilog中的buffer	xmbonny 2020-4-12	24178	mythbuster 2020-4-13 16:50
[求助] logic_0需要设置约束ideal_network吗	goaheadxxt 2020-4-4	32463	goaheadxxt 2020-4-13 15:34
[求助] sdf反标setup hold和必须为正值？	mythbuster 2020-4-10	34024	edacw 2020-4-13 09:13
[求助] altgx中byte order怎么设置？	fascinate_lyd 2020-4-11	12249	fascinate_lyd 2020-4-12 21:35
[求助] DC compile后hier自动消失	feifan199649 2020-4-3	12182	七点班车 2020-4-12 19:21
[原创] 源同步接口设计2\|slave篇	七点班车 2020-4-12	22952	七点班车 2020-4-12 19:04
[原创] LINUX环境6\|GVIM操作指南	七点班车 2020-4-10	12348	ShanPen 2020-4-12 10:35
[资料] DSP体系架构设计学习资料	christmasys 2020-3-13	22284	christmasys 2020-4-11 21:59
[讨论] 用verilog写一段代码，实现消除一个glitch ...2 3	xiaoyuzhong 2012-8-6	2825940	杨先生啊 2020-4-11 17:06
[讨论] 新唐Nuc972 + STM32创新再开发讨论	15295373371 2020-4-11	12944	15295373371 2020-4-11 12:10
[原创] LINUX环境8\|GVIM加速coding的几个“伎俩”	七点班车 2020-4-10	03121	七点班车 2020-4-10 23:56
[原创] LINUX环境7\|NerdRree	七点班车 2020-4-10	03120	七点班车 2020-4-10 23:55
[原创] LINUX环境4\|SHELL	七点班车 2020-4-10	02816	七点班车 2020-4-10 23:52

1 ... 171 172 173 174175176 177 178 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2