数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31347|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 171 172 173 174175176 177 178 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] PR后仿真时Modelsim遇到问题，vsim-3819，求大虾帮忙，谢谢~！	daboboxiao 2012-4-13	25012	lsxllk 2020-6-3 14:06
[求助] synopsys的license检查报错	荆雪伊人 2017-3-23	23797	gaobo917 2020-6-3 11:49
[求助] 关于FPGA的LVDS接口问题	nm2012 2020-6-1	53104	nm2012 2020-6-3 01:05
[求助] schematic save error	PERRY_C 2016-4-18	12695	wdz_123 2020-6-2 16:42
[求助] 用vcs编译quartus19.1的库文件报错？（急！）	固执的寻觅 2020-5-31	43661	zzxxddasic 2020-6-2 14:11
[求助] LINUX中synopsisVCS的打开	zleewin 2020-6-1	32703	Fantom_Ya 2020-6-2 10:10
[求助] xilinx DDS产生的正弦信号通过DAC输出波形不平滑？	whyil 2020-6-1	04094	whyil 2020-6-1 14:34
[求助] ultraedit编写代码时怎么显示竖虚线？？	最后的和弦 2020-5-29	23477	最后的和弦 2020-6-1 09:04
[求助] vivado 时序分析求助	关寸舟 2020-5-29	32432	omnik 2020-5-29 21:53
[求助] 跨时钟域问题：慢时钟域到快时钟域，写是50MHz，读是100MHz ...2	风之海鸿 2019-1-24	148258	vin3ent 2020-5-29 21:25
[求助] Xilinx ku040 FPGA用synplify综合时代码中的BUFGCE被综合掉了	liyu266 2020-5-21	83202	jasper0608 2020-5-29 16:51
[求助] 关于PCIE SR-IOV问题讨论	风释怀 2020-5-28	64156	风释怀 2020-5-29 11:06
[求助] Xilinx的ku040系列FPGA使用请教	liyu266 2020-5-27	53883	liyu266 2020-5-29 09:43
[原创] gvim vim system verilog 语法高亮	张成宇102 2020-5-28	03230	张成宇102 2020-5-28 13:22
[求助] 求推荐个FPGA开发板，目的是学习数字IC前端 ...2	zcswinner 2020-5-8	186864	abeey 2020-5-28 09:26
[原创] zynq中ps出来的时钟再经过pll如何约束？	american007 2020-5-27	03623	american007 2020-5-27 20:42
[求助] lattice diamond3.0以上的版本的资源太少了！！！有谁无私奉献一下！	t4t4t3 2014-9-14	34073	jackking0204 2020-5-27 18:48
[招聘] 科创板上市公司西安/成都招聘芯片设计manager	chrissirhc 2020-5-22	12594	chrissirhc 2020-5-27 15:02
[求助] 有没有台积电22nm的stand cell的DataBase啊	枫夜 2020-5-27	02070	枫夜 2020-5-27 10:00
[求助] siloti replay simulation加速功耗分析的实现方式#vcs#verdi#crdb	euunnice_lili 2020-5-26	03282	euunnice_lili 2020-5-26 17:01
[讨论] XDC 高级IO 约束的疑问	494693243 2020-5-22	12209	494693243 2020-5-26 16:59
[原创] FMC板卡学习资料：FMC141-4路 250Msps/16bits ADC, FMC板卡	orihard1 2020-5-26	02550	orihard1 2020-5-26 11:34
[求助] 能否用verilog实现实数的指数、对数和三角函数运算？ ...2	open82977352 2013-2-23	1119598	dragontown 2020-5-26 11:28
[求助] timingdesigner窗口的竖线怎么调出来啊	bbpfancy 2010-3-8	58307	shimuzhou 2020-5-25 22:15
[求助] 哪位大神可以分享一下110nm 工艺库和 256K 32bits 的sram	zhang861616 2020-5-22	22934	zhang861616 2020-5-25 14:20
[求助] modelsim安装出错	wangalt 2015-12-8	66249	omidi.g.r 2020-5-25 00:18
[求助] Design compiler问题求助	onearangel 2014-4-19	84586	omidi.g.r 2020-5-24 23:10
[求助] 如何用Design Compiler查看元件库中的元件信息？	myohmy0 2015-7-22	85732	omidi.g.r 2020-5-24 22:53
[求助] ISE map中的错误	110500623 2011-2-9	38062	omidi.g.r 2020-5-24 22:50
[求助] FPGA时钟端口引不出来	小TWO崽子 2020-5-23	12474	asic_service 2020-5-23 21:51
[原创] 芯片行业的收入情形是什么样? ...2	changxusu 2020-2-14	1911447	tezhong 2020-5-23 18:43
[求助] FPGA和SOC项目 - [悬赏 200 信元资产]	keebope 2020-5-20	53413	keebope 2020-5-23 13:26
[求助] DC partion 问题	494693243 2020-5-22	22671	omityoung 2020-5-22 22:07
[求助] QUARTUS功能不全，缺少EDA tools option，无法调用modelsim进行仿真	qzzhang 2020-5-22	35133	qzzhang 2020-5-22 18:20
[招聘] 厦门寻求模拟IC设计大神	zhangxin6886 2020-5-12	22855	yyp_123 2020-5-21 17:58

1 ... 171 172 173 174175176 177 178 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31347|排名: 8

快速发帖

浏览过的版块

站长推荐 /2