EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 174 175 176 177178179 180 181 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 2020年2月份TCAS-II论文合集	Wanye_guo 2020-1-30	82454	桃花 2020-2-23 11:04
[原创] 寻找：电流驱动芯片外协设计人员（上海）	1972/04/22 2020-2-21	11819	ranqi 2020-2-23 09:54
[讨论] 基于AXI 的DMA 设计 —— 数据平移	494693243 2020-1-2	12184	494693243 2020-2-21 18:00
[解决] ISE14.3License破解步骤以及解决Win8不兼容的问题 ...2 3	xiaoyuer598 2014-4-4	2914477	zhang9yeah 2020-2-19 01:24
[原创] 三段式状态机always(*)是否需要加 NS = IDLE初始化？	american007 2020-1-18	52476	bdusb100 2020-2-18 17:31
[求助] 做一个具体项目时需要哪些文档，譬如spice model ，PDK等	hexuehong4735 2012-6-28	54907	zhun392425288 2020-2-18 12:44
[原创] 请教DC的一个写法，呵	atlandis 2012-5-11	74374	willtuna 2020-2-17 22:41
[求助] TLUplus模型做DCT物理库组成，怎么选，怎么设置	wangjiahao 2020-1-20	11748	ranqi 2020-2-17 18:17
[原创] xilinx推出了和pcie配合使用的XDMA，还有必要学pcie吗？	american007 2019-5-11	67708	glace12123 2020-2-17 16:15
[求助] 求助synplify远程连接时license不可用问题	GunterChow 2020-2-16	01137	GunterChow 2020-2-16 23:15
[原创] fpga中如果用一个计数器来实现时序控制是否可行？	american007 2020-2-16	11928	rvisk 2020-2-16 14:47
[原创] 自己写的移位寄存器输出可以，输入不好用？	american007 2020-2-4	42206	american007 2020-2-16 12:14
[转贴] Verilog实现加减乘除运算	zhongyan 2020-2-16	03226	zhongyan 2020-2-16 09:15
[转贴] FPGA中有关加减乘除运算的位宽问题	zhongyan 2020-2-16	02757	zhongyan 2020-2-16 09:14
[原创] intel网站近期无法登陆	chaoyangtianxia 2020-2-15	22179	ranqi 2020-2-15 22:09
[资料] 静态时序分析的相关书籍	3456721 2020-1-14	83045	lipan6126 2020-2-15 20:56
[资料] 从算法设计到硬线逻辑实现 ...2 3 4	fpgawuhan 2016-1-15	3110216	gxliu 2020-2-15 17:06
[求助] M.2接口的基于SATA协议的SATA-A+/SATA-A-是输入还是输出接口呢	yyz1988 2020-2-13	02770	yyz1988 2020-2-13 18:52
[求助] vivado 使用ILA观测讯号与Behavioral Simulation结果不一致	zu00478633 2020-2-9	23347	acushia 2020-2-13 17:03
[讨论] srio学习讨论帖，共同学习，集思广益	qiurijian 2017-7-19	33496	xiaochang1 2020-2-12 16:30
[求助] 新手请教FPGA端SRIO的自环测试 - [已解决] ...2	hqlingo 2016-11-22	1712680	xiaochang1 2020-2-12 16:12
[求助] vivado2017.4 fft 计算结果是不是有问题？	2319981848 2020-2-11	01910	2319981848 2020-2-11 21:38
[求助] VCS启动异常，求大家帮助	xiaocheng12345 2019-7-16	32113	thjan65 2020-2-10 20:07
如何对SRAM 生成.lib文件？	algerfirst 2009-4-12	97941	nokia70 2020-2-10 14:26
[求助] stratix V收发器low latency PHY IP core使用请教	孤狼追梦 2020-2-8	01755	孤狼追梦 2020-2-8 10:55
[讨论] FPGA 中ISERDES和OSERDES原语的使用	lalala. 2020-2-5	34082	JJga 2020-2-8 09:22
[资料] 有没有哪位大佬有关于sram设计的相关资料。	swhisper1314 2017-12-14	12257	ldd1234 2020-2-7 18:24
[求助] FPGA板级调试	0Brian0 2020-1-15	32899	fascinate_lyd98 2020-2-7 10:13
[求助] 加了ila抓信号之后功能正常，不加会有问题	hanjian518 2019-11-15	73338	fascinate_lyd98 2020-2-7 10:10
[求助] 在signal rap logic analyzer中怎么设置两个采样时钟	0Brian0 2020-1-7	22225	fascinate_lyd98 2020-2-7 10:08
[求助] AD9517-3给ADs42lb供时钟采样问题	mirroe 2020-1-20	11723	fascinate_lyd98 2020-2-7 10:00
[求助] 预算1-2万，如何选购合适的FPGA? ...2	houzhengyi 2019-11-28	154593	fascinate_lyd98 2020-2-7 09:59
[求助] fsdb波形中，无法dump generate例化的模块？？ ...2	zhucetailaji 2013-5-2	159807	Amaple 2020-2-6 21:38
palladium	palladium 2003-9-29	45265	andy2000a 2020-2-5 11:18
[求助] synopsys design compiler 综合时特定的输入pin保持悬空	lsqswl 2012-8-6	93717	Marvin.Liang 2020-2-5 07:53

1 ... 174 175 176 177178179 180 181 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1