在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 1110010 序列检测器的debug S3状态跳转错误 736605028 2020-3-8 02155 736605028 2020-3-8 18:45
[原创] quartus里哪些信号可以set false path ? american007 2020-3-5 32639 american007 2020-3-8 17:50
[求助] 组合逻辑和非阻塞赋值 recorner 2012-10-18 43660 vin3ent 2020-3-8 15:39
[求助] vivado 综合警告的问题 feiyangbaxia 2020-3-3 12890 feiyangbaxia 2020-3-7 22:41
IC设计必备技能(仅供参考)  ...234 cuttlefish 2008-9-28 3617136 vsop 2020-3-7 21:27
[求助] TCP/UDP硬化协议栈实现 haiyi198712 2018-4-10 63002 haiyi198712 2020-3-7 14:36
[求助] 请教下IIC,PCI,PCIe三种总线结构的区别 dlutcheng 2012-7-30 67064 轩辕紫冀 2020-3-7 12:57
[讨论] 请大家一起来分析一下这个Verilog轮转优先级仲裁器的代码 WEJackia 2013-4-6 813285 vsop 2020-3-7 10:59
fsdb文件应该用什么软件看呢?  ...2 zixin1hao 2007-1-12 1513479 andy2000a 2020-3-6 14:19
[解决] 关于synopsys的scl 11.4在ubuntu10.04中的安装问题  ...2 daileyu 2013-6-3 148533 Traviss 2020-3-6 13:14
[求助] Netlist无法show path Schematic kangsongsong 2020-3-6 01709 kangsongsong 2020-3-6 10:16
[原创] xilinx的XPS里的ucf约束文件怎么写? american007 2020-3-2 22591 american007 2020-3-5 01:04
[求助] 请问怎么在DC下例化并综合IP核 阎发发是学霸 2013-3-31 63952 tvman2015 2020-3-4 18:33
[求助] DC 综合时,不想调用Design Ware中的IP? giniflying 2013-9-9 33443 tvman2015 2020-3-4 17:45
[求助] dve dump波形问题 736605028 2020-3-4 12575 736605028 2020-3-4 14:01
[求助] synopsys_dc.setup文件  ...2 ysxiliu 2012-12-7 137895 smh 2020-3-4 13:53
[求助] 待综合模块输入时钟为外部产生的两分频时钟 1252005989 2020-3-3 22077 1252005989 2020-3-4 08:23
[求助] 菜鸟求助!【questasim/modelsim】波形窗口打开是灰色的 小猪不雷人 2020-2-27 23494 小猪不雷人 2020-3-3 21:48
[求助] eetop有usb2這文件嗎? andy2000a 2018-3-23 22221 WDWEET 2020-3-3 18:40
[求助] 模块例化的问题 IC.Michael 2020-2-29 44012 IC.Michael 2020-3-2 14:28
[求助] 求Mentor Pyxis新版本(10.5以上)和AMS(15.1以上),谢谢 ksg12 2016-12-7 43305 babydog0 2020-3-2 13:30
[原创] synplify做综合 184255 2019-2-21 55528 linzhang 2020-3-2 10:01
[求助] FIB求助 sdx0205 2016-9-20 12308 sdx0205 2020-3-2 09:13
[求助] ubuntu18.04 VCS安装 lmgrd相关问题 736605028 2020-2-29 12010 子幽墨雨 2020-3-2 01:54
[求助] ubuntu18.04 VCS安装 lmgrd相关问题 新人帖 736605028 2020-2-29 22406 736605028 2020-2-29 19:08
[求助] 如何将采集NI1433采集卡采集到电脑的数据传输给FPGA 阳光夏向日葵 2020-2-28 01937 阳光夏向日葵 2020-2-28 13:58
[求助] synplify 201503报错信息(难道不支持v和vhd,不可思议呀)  ...2 hfyfpga 2015-6-20 126816 sino_crane 2020-2-28 10:30
[求助] VCS编译加密文件.vp和.v.e问题 yue6688 2020-2-28 25765 yue6688 2020-2-28 09:48
[求助] 添加sdf后,进行后仿遇到warning与error,求助!!! 隔壁小吴 2020-2-27 21781 imepantao 2020-2-27 22:10
[求助] altera 的fpga做pcie的问题,急!!! weidem 2018-9-15 44363 浪海 2020-2-27 15:45
[资料] Digital Signal Processing A Practitioners Approach  ...2 zxopenwgb 2016-9-18 185086 ricvadim 2020-2-27 09:40
[求助] i2c验证问题 wq2020wdm 2019-5-20 95516 zxyglx 2020-2-26 17:29
[求助] LVDS  ...2 AYEA 2017-8-25 118734 1159561475 2020-2-25 12:56
[求助] systemverilog 中如何调用系统时间,不是仿真时间 - [已解决] xiongzhh 2016-3-16 97485 syjuang@123 2020-2-25 09:10
[原创] 【xilinx DDR3 初探3】黑金A7101 DDR3例程中数据和地址对齐问题测试 南竹轩 2020-2-24 23837 南竹轩 2020-2-24 21:40
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-7 23:01 , Processed in 0.029729 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块