数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31347|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 176 177 178 179180181 182 183 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] quartus 出现unconstrained paths原因？	american007 2020-4-8	38585	american007 2020-4-9 05:21
[资料] 2016集成电路设计大赛	LowerLow 2018-11-4	12361	fallenangel2 2020-4-8 19:24
[求助] FPGA 主时钟约束问题	max_1234 2020-4-2	42221	徒手敬岁月 2020-4-8 16:17
[原创] 上海上市公司IC设计岗位开放！	Auroranian 2020-4-2	22415	Auroranian 2020-4-8 14:19
[原创] 数字设计服务+IP库	3116522788 2019-6-18	62510	3116522788 2020-4-8 13:55
[原创] 懂得口子信息获取要注意这些事项！千万别被坑了！	liudave 2020-4-7	01990	liudave 2020-4-7 18:17
[求助] quartus 联合modelsim 进行gate_simulation port丢失问题	lotfy 2020-3-25	22461	lotfy 2020-4-7 09:51
[求助] XA仿真接口电平无法正确转换	xueyou9469 2020-3-31	12742	xueyou9469 2020-4-7 08:42
[求助] UPF2.0 -scope 和 -include_scope 区别	wenfangsibao 2020-4-6	02667	wenfangsibao 2020-4-6 19:32
[求助] fpga实现浮点迭代运算	奥特曼升级 2020-4-6	01964	奥特曼升级 2020-4-6 08:36
请教linux下DC安装	easybad 2007-5-21	53642	小白小白123 2020-4-5 11:38
[求助] vcs下arithmetic overflow错误	木子阔 2020-4-3	12007	木子阔 2020-4-4 15:25
[求助] 虚拟机安装 verdi后没法打开软件	kdfeifeng 2018-9-13	74843	莲心禅韵 2020-4-4 00:32
[原创] 为什么设计要避免锁存器？	Auroranian 2020-4-2	23716	Auroranian 2020-4-2 17:46
[求助] signed与unsigned转换的问题	goaheadxxt 2020-4-1	44185	goaheadxxt 2020-4-2 15:57
[求助] EPCS重配置FPGA时nSTATUS会有一瞬间拉低	yydlxx 2020-4-2	01614	yydlxx 2020-4-2 15:36
[原创] 深圳某上市公司数字岗位HC空缺	Auroranian 2020-3-12	42646	Auroranian 2020-4-2 10:15
[原创] 百度&米尔携手推出FZ3深度学习计算卡！基于XCZU3EG的百度大脑EdgeBoard加速平台	limubai 2020-4-2	02666	limubai 2020-4-2 10:05
[求助] 同步FIFO 相关问题	736605028 2020-4-1	02202	736605028 2020-4-1 14:15
[求助] VERDI使用过程中 DUMP不出波形	736605028 2020-3-30	22510	736605028 2020-4-1 14:02
[求助] 关于TSMC基本单元库的问题	gongchengshi3 2020-3-31	12283	gongchengshi3 2020-4-1 08:52
[求助] modelsim 仿真求助	gavina_zhao 2020-3-31	01500	gavina_zhao 2020-3-31 15:11
[求助] 求助关于flash控制器的时钟问题	Hope801 2020-3-31	02259	Hope801 2020-3-31 10:18
[求助] ASIC网表仿真出现未知态且前仿hold为负 - [已解决]	我欧我骄傲 2020-3-18	44526	wlmwxm 2020-3-31 09:49
[求助] 请问谁有三星toggle flash的verilog仿真模型？	245950258 2020-3-31	02325	245950258 2020-3-31 09:11
[求助] 在综合的时候是否可以选择自己设计的单元	一个很酸的李子 2020-3-21	72687	一个很酸的李子 2020-3-30 20:04
[求助] 想问一下这种带箭头的符号代表什么Gate - [已解决]	菠萝赛东 2020-3-29	33659	736605028 2020-3-30 19:09
[求助] 求xilinx K7系列IBIS-AMI的模型	小望怕水 2014-7-23	13187	cdw1986 2020-3-30 15:15
[招聘] 高薪招深度学习或者通信方面仿真的同学，不坐班现金报酬	chenwen3678 2020-3-30	01962	chenwen3678 2020-3-30 14:26
[求助] 华为 or 豪威 ...2	fuxiaolicaicai 2019-9-20	137774	YYFFLLMMNN 2020-3-30 10:09
[求助] 求问：如何知道总线的性能够不够用？	fengxu960721 2020-3-28	12371	kang.kang 2020-3-30 09:52
[原创] zynq启动后，jtag重新烧写bit文件，如何保持ps时钟输出？	american007 2020-3-29	02002	american007 2020-3-29 23:27
[求助] 把c语言描述的语法，用verilog描述出来，有什么好的解决思路？	440实验室 2020-3-26	11917	rclic2014 2020-3-29 14:08
[讨论] 为什么关于FPGA测试的书籍这么少，几乎没有？	guolehaohao 2016-12-29	74519	lgp510775906 2020-3-28 17:18
[求助] 请问AES算法加密迭代的问题	jiaslbang 2013-4-17	43363	lgp510775906 2020-3-28 17:12

1 ... 176 177 178 179180181 182 183 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31347|排名: 8

快速发帖

浏览过的版块

站长推荐 /2