EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31124|排名: 16

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 176 177 178 179180181 182 183 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA控制高速ADC采样	lwh. 2019-11-26	63123	gloll 2019-12-14 13:35
[求助] 无毛刺时钟切换电路的时序约束怎么设定？？？ - [已解决]	dy19870425 2019-12-6	22596	dy19870425 2019-12-13 16:17
[原创] 最原汁原味的FPGA底层结构介绍与总结	WZY970213 2019-12-13	22561	WZY970213 2019-12-13 15:10
[求助] RTL层可以从哪些方面提高系统频率？ ...2	anychao 2012-9-2	127885	a1677 2019-12-13 14:52
[原创] FPGA实现的连通域识别算法升级	ccpp123 2018-7-25	55227	bysg312 2019-12-13 09:00
[求助] spartan-6下载一个spi slave的程序后，mosi管脚一直为低，导致无法master无法发送数据	freebigfish 2019-12-12	02214	freebigfish 2019-12-12 17:57
[求助] dc启动有点问题。	wrient 2010-5-5	74015	crueler 2019-12-12 12:48
请教低功耗设计技术 ...2 3	prguo 2004-8-12	2911199	250233307@qq.co 2019-12-11 10:20
[原创] 1	jumpyoung 2019-12-10	03413	jumpyoung 2019-12-10 20:53
[求助] FPGA布局布线后仿真问题	longjilb 2012-2-28	63943	yadog 2019-12-10 15:02
[求助] Verilog设计SPI slave 一些问题 ...2	lsp22 2015-4-22	1110866	alleylu 2019-12-10 13:45
[求助] VCS Dump FSDB时，fsdb为什么不实时更新	Kiss_Rose 2019-12-5	12575	Kiss_Rose 2019-12-9 14:43
[求助] systemverilog中import可综合吗？	wenjohnny 2019-7-25	23103	iNostory 2019-12-8 18:49
[求助] design compiler破解时为什么点击生成没反应生成不了license.dat	15094030310 2017-3-18	32296	IC-LOU 2019-12-7 15:33
[讨论] 签合同时有竞业限制，能签么？	w_HFUT 2019-10-9	62922	zjwsh001 2019-12-7 09:32
[求助] 如果异步reset端接了同步之后的reset	vin3ent 2019-11-25	32055	snow0leopard 2019-12-6 18:26
[求助] 无毛刺时钟切换电路的时序约束怎么设定？？？	dy19870425 2019-12-6	42957	dy19870425 2019-12-6 14:37
[求助] 请问在shell模式下用什么命令打开DC的图形界面呀 - [悬赏 1 信元资产]	tanjunjiang 2019-12-3	32637	edacw 2019-12-5 20:06
[讨论] 关于6T　SRAM的verilog建模	quantumdot 2016-3-5	76074	alleylu 2019-12-5 13:39
[求助] 有用过altera的Emulated LVDS output buffer的吗？能不能帮助一下，或者提供一个使用例子？	manongyu 2019-12-5	01629	manongyu 2019-12-5 09:36
[原创] IDKT基本AES256算法加密芯片，应用防抄板、器件认证等	zou8329 2019-12-5	02432	zou8329 2019-12-5 09:26
[原创] spyglass报错，求解释 ...2	夏尔 2019-11-26	108632	夏尔 2019-12-5 09:12
[求助] 现在市面上有带camera link的FPGA么	阳光夏向日葵 2019-12-4	01988	阳光夏向日葵 2019-12-4 17:04
[求助] 展锐数字前端SOC泛连接设计和AMD DFT岗位，选哪个比较好？	w819161899 2019-10-30	42435	Capy 2019-12-4 16:28
[求助] 求助两块A7板光纤传输误码率高，自环无误码，怎么回事	wswxdw 2019-12-4	01637	wswxdw 2019-12-4 14:26
[求助] CentOS 6.5安装Modelsim 10.2c 出现问题，求救	gateway91 2015-7-19	53178	vsop 2019-12-3 23:12
[原创] Modelsim 10.1在RHEL6.3 64位系统下成功安装方法 ...2	justfigo 2015-10-18	199411	vsop 2019-12-3 23:11
[招聘] 汇顶科技招聘数字设计/验证/DFT工程师	易ic 2019-12-3	02559	易ic 2019-12-3 12:13
[求助] hspice仿真veriloga模式闪退 - [悬赏 5 信元资产]	IC丶小萌新 2019-11-27	22971	IC丶小萌新 2019-12-3 10:37
[求助] 致命错误-synopsysDC200809如此提示，求大神解决 ...2	Jusdo 2011-5-30	105736	jumpyoung 2019-12-2 23:43
[求助] 求助大神，SMIC18的库有没有power switch cell	songchao236 2016-1-4	53514	Skarry 2019-12-2 16:01
[原创] 关于ISE include 包含头文件报错的解决办法	lingking 2019-12-1	13742	沧溟之沚 2019-12-2 11:04
[求助] 破解IP核无效该怎么办？ - [悬赏 20 信元资产]	qiya1998 2019-12-1	02659	qiya1998 2019-12-1 20:42
[求助] 有没有懂远程调试下载的，求教，有偿！	su787560859 2019-12-1	01722	su787560859 2019-12-1 19:15
[求助] 请问各位大神有人用Xcelium做多核仿真的吗？	edacw 2019-11-30	12867	edacw 2019-12-1 13:59

1 ... 176 177 178 179180181 182 183 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31124|排名: 16

快速发帖

浏览过的版块

站长推荐 /1