在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[招聘] 高薪招深度学习或者通信方面仿真的同学,不坐班现金报酬 chenwen3678 2020-3-30 01932 chenwen3678 2020-3-30 14:26
[求助] 华为 or 豪威  ...2 fuxiaolicaicai 2019-9-20 137526 YYFFLLMMNN 2020-3-30 10:09
[求助] 求问:如何知道总线的性能够不够用? fengxu960721 2020-3-28 12302 kang.kang 2020-3-30 09:52
[原创] zynq启动后,jtag重新烧写bit文件,如何保持ps时钟输出? american007 2020-3-29 01966 american007 2020-3-29 23:27
[求助] 把c语言描述的语法,用verilog描述出来,有什么好的解决思路? 440实验室 2020-3-26 11889 rclic2014 2020-3-29 14:08
[讨论] 为什么关于FPGA测试的书籍这么少,几乎没有? guolehaohao 2016-12-29 74425 lgp510775906 2020-3-28 17:18
[求助] 请问AES算法加密迭代的问题 jiaslbang 2013-4-17 43274 lgp510775906 2020-3-28 17:12
[求助] 这是什么语法 新人帖 chen3ten 2020-2-19 83032 lgp510775906 2020-3-28 17:04
[转贴] 值得收藏的FPGA硬件PCB布局小技巧(AD) zhongyan 2020-2-15 42887 lgp510775906 2020-3-28 16:53
[求助] 真正的数字IC开发还是在用quartus吗??  ...2 adan313 2017-9-3 1110530 lgp510775906 2020-3-28 16:45
[求助] 请问一下现在的FPGA支持内部三态门接口吗 - [已解决] yishuad 2020-3-24 23451 yishuad 2020-3-28 11:54
[原创] 数字芯片设计 新人帖 willysansen 2020-3-28 02495 willysansen 2020-3-28 11:05
[求助] 关于`define的作用域的一些疑问?  ...2 YYFFLLMMNN 2016-9-27 1214779 wanhua 2020-3-27 16:26
[讨论] 如何在IP设计层面预估功耗? - [阅读权限 30] luoyanghero 2020-3-27 036 luoyanghero 2020-3-27 10:24
[求助] 怎么用fifo实现数据包的连续输出? Mazak 2020-3-26 02274 Mazak 2020-3-26 18:45
[求助] xilinx cordic 6.0 sin/cos 核的使用问题 peter7776 2020-3-25 02375 peter7776 2020-3-25 16:43
[求助] quartus program error ,这啥情况啊,大神指个方向啊啊啊啊啊啊 lotfy 2020-1-4 22134 lotfy 2020-3-25 10:26
[求助] DC综合system Verilog怎么设置脚本 east1203 2019-7-13 55722 OPOPOPOPOPOP 2020-3-25 09:53
[求助] 怎么给一段串行数据每隔一定周期插入0? 新人帖 Mazak 2020-3-24 32103 A1985 2020-3-25 09:23
[原创] 分享一个超级便宜的Xilinx下载器,几十块就能买到 limubai 2020-3-19 22875 cdutcl 2020-3-24 19:08
[原创] Xilinx下载线超高速还便宜,赶紧上车 limubai 2020-3-24 12143 cdutcl 2020-3-24 19:07
[求助] Sigma-delta 与CIC数据处理问题 wanglscool 2012-2-6 64189 jeffej 2020-3-24 18:01
[原创] (Xilinx-7系配置2) 位流位宽检测机理 cdutcl 2020-3-24 01940 cdutcl 2020-3-24 13:52
[原创] (Xilinx-7系配置1) 数据文件格式详解 cdutcl 2020-3-24 02528 cdutcl 2020-3-24 13:50
[转贴] glibc 里面rand函数的实现 luoyanghero 2020-3-24 02298 luoyanghero 2020-3-24 13:34
[原创] Xilinx xc7k325t 内部构造介绍 cdutcl 2020-3-23 23023 nitheshbk 2020-3-24 13:19
[求助] 各位大佬问一下数字IC硕士论文适合哪一块? 新人帖 Mr.ZhenXi 2020-3-19 12166 richardxingxing 2020-3-24 11:47
[求助] 关于spectreverilog不支持64位cadence ,求大神解释 方倩 2016-4-14 97384 xiaoquanic 2020-3-24 11:38
[求助] 请教altera 三速以太网的奇怪问题,高手请进 Airlex 2016-1-12 12730 li123770 2020-3-24 09:51
[原创] 为什么彩电在没有信号的时候是黑白雪花 luoyanghero 2020-3-24 01693 luoyanghero 2020-3-24 09:25
[资料] 分享黑金ZYNQ7000系列视频教程  ...2 engelbert 2016-11-14 179735 cdutcl 2020-3-23 18:02
[求助] 关于delta-sigma 输出······· lizhaohong520@ 2012-1-13 52778 jeffej 2020-3-23 10:44
[原创] 完全异步复位电路设计危害 精华3  ...23456..7 飘渺仙 2017-1-17 6130737 iNostory 2020-3-23 10:17
[求助] debussy 仿真:怎么才能支持2001版Verilog love80238023 2010-3-6 85587 symail 2020-3-23 09:52
[求助] 请问一下,verilog测试时需要对外加测试信号进行控制怎么处理 新人帖 Moonlitseller 2020-3-21 11999 gaurson 2020-3-22 19:28
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 04:41 , Processed in 0.033829 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块