在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] altera pcie ip核 配置空间 求助 - [已解决] 海东凤婷 2016-4-20 53761 浪海 2020-3-13 16:03
[求助] DC小白求问,Corner啥意思 - [阅读权限 255] - [悬赏 100 信元资产] gongchengshi3 2020-3-13 246 gongchengshi3 2020-3-13 10:02
[招聘] 阿里平头哥半导体招聘 新人帖 liuxr 2020-3-12 03067 liuxr 2020-3-12 15:10
[求助] 求购小梅哥的OV7670或者OV5640摄像头 呱呱年 2020-3-8 12134 呱呱年 2020-3-12 14:44
[招聘] 求IC实习岗位 gavina_zhao 2020-3-2 63378 ricvadim 2020-3-12 14:43
[其它] FPGA VGA显示 slsfamily 2016-9-14 64935 cikulangsat 2020-3-11 18:00
[求助] 求Altera stritex10开发板的hilo子板 zzj0329 2020-3-10 02019 zzj0329 2020-3-10 20:40
[求助] 有接触过LMP91000的朋友没 Rucas 2020-3-10 02009 Rucas 2020-3-10 17:37
[求助] set_clock_latency和set_input_delay混淆了,求助这两个设置的区别 anlizan 2020-3-10 13468 bellona 2020-3-10 17:22
[讨论] DC综合时,如果DFF输入端是固定值,这个DFF会被优化掉吗?  ...2 Jesin 2020-2-19 126411 Jesin 2020-3-10 07:52
[求助] 蜂鸟e203的FPGA实现与移植 lolina 2019-8-10 46538 zgd1999 2020-3-9 13:07
[求助] AMS 仿真接口rule 大家有简单说明么 hxd AMStutorials 里面描述的好模糊啊 新人帖 13290780069 2020-3-9 02617 13290780069 2020-3-9 11:09
[求助] axi bridge for pcie gen3 使用问题 qinzhanao 2017-5-24 23393 zhangbinsniper 2020-3-9 11:08
[原创] quartus 里布线后,逻辑模块都没有了 ? american007 2020-3-5 12030 thjan65 2020-3-8 20:06
[求助] 1110010 序列检测器的debug S3状态跳转错误 736605028 2020-3-8 02198 736605028 2020-3-8 18:45
[原创] quartus里哪些信号可以set false path ? american007 2020-3-5 32691 american007 2020-3-8 17:50
[求助] 组合逻辑和非阻塞赋值 recorner 2012-10-18 43712 vin3ent 2020-3-8 15:39
[求助] vivado 综合警告的问题 feiyangbaxia 2020-3-3 12937 feiyangbaxia 2020-3-7 22:41
IC设计必备技能(仅供参考)  ...234 cuttlefish 2008-9-28 3617360 vsop 2020-3-7 21:27
[求助] TCP/UDP硬化协议栈实现 haiyi198712 2018-4-10 63060 haiyi198712 2020-3-7 14:36
[求助] 请教下IIC,PCI,PCIe三种总线结构的区别 dlutcheng 2012-7-30 67165 轩辕紫冀 2020-3-7 12:57
[讨论] 请大家一起来分析一下这个Verilog轮转优先级仲裁器的代码 WEJackia 2013-4-6 813368 vsop 2020-3-7 10:59
fsdb文件应该用什么软件看呢?  ...2 zixin1hao 2007-1-12 1513655 andy2000a 2020-3-6 14:19
[解决] 关于synopsys的scl 11.4在ubuntu10.04中的安装问题  ...2 daileyu 2013-6-3 148633 Traviss 2020-3-6 13:14
[求助] Netlist无法show path Schematic kangsongsong 2020-3-6 01726 kangsongsong 2020-3-6 10:16
[原创] xilinx的XPS里的ucf约束文件怎么写? american007 2020-3-2 22652 american007 2020-3-5 01:04
[求助] 请问怎么在DC下例化并综合IP核 阎发发是学霸 2013-3-31 64002 tvman2015 2020-3-4 18:33
[求助] DC 综合时,不想调用Design Ware中的IP? giniflying 2013-9-9 33471 tvman2015 2020-3-4 17:45
[求助] dve dump波形问题 736605028 2020-3-4 12622 736605028 2020-3-4 14:01
[求助] synopsys_dc.setup文件  ...2 ysxiliu 2012-12-7 138011 smh 2020-3-4 13:53
[求助] 待综合模块输入时钟为外部产生的两分频时钟 1252005989 2020-3-3 22125 1252005989 2020-3-4 08:23
[求助] 菜鸟求助!【questasim/modelsim】波形窗口打开是灰色的 小猪不雷人 2020-2-27 23580 小猪不雷人 2020-3-3 21:48
[求助] eetop有usb2這文件嗎? andy2000a 2018-3-23 22279 WDWEET 2020-3-3 18:40
[求助] 模块例化的问题 IC.Michael 2020-2-29 44066 IC.Michael 2020-3-2 14:28
[求助] 求Mentor Pyxis新版本(10.5以上)和AMS(15.1以上),谢谢 ksg12 2016-12-7 43346 babydog0 2020-3-2 13:30
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 02:59 , Processed in 0.047472 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块