DC综合时，如果DFF输入端是固定值，这个DFF会被优化掉吗？

Jesin

  
  如题。
  什么情况优化？什么情况不优化？

jasper0608

1. Output Q 是固定值
2. Output Q 沒有 Load

Jesin

您意思是  Output Q是固定值  的时候不会被优化； Output Q 没有load会被优化掉吗？

Jesin

jasper0608 发表于 2020-2-19 13:37
1. Output Q 是固定值
2. Output Q 沒有 Load

您意思是  Output Q是固定值  的时候不会被优化； Output Q 没有load会被优化掉吗？

另外，附加问题：如果固定值不被优化掉，这部分功耗怎么控制？DC能有选项优化这部分吗（加gating 或者直接优化掉）？

dullman

输出值固定的时候会被优化，例如：
reg q = '0;
always @(posedge clk)
    q <= '0;

上述实例中，q值从配置完成后就是0，并且永远不会变，可以被优化；

如果q会因为初始值、reset等条件发生变化，则不会被优化，例如：
reg q ；
always @(posedge clk  or posedge rst)
    if (rst)
        q <= '1 ;
    else
        q <='0 ;
上面例子中，DFF的输入D虽然固定是0，但是当rst有变化时，q的值会变，自然不会被优化。

Jesin

dullman 发表于 2020-2-19 17:21
输出值固定的时候会被优化，例如：
reg q = '0;
always @(posedge clk)

像这种 rst 和非rst 是不同值的情况，也就是不会被优化的情况下，由于非rst时其值一直不变，DC综合过程中能不能设置其自动加gating 或者其他方式 进行功耗控制？

dullman

Jesin 发表于 2020-2-19 17:41
像这种 rst 和非rst 是不同值的情况，也就是不会被优化的情况下，由于非rst时其值一直不变，DC综合过程中 ...

这个我就不懂了

Jesin

dullman 发表于 2020-2-20 12:18
这个我就不懂了

  好 ，谢谢~

jasper0608

Jesin 发表于 2020-2-19 14:19
您意思是  Output Q是固定值  的时候不会被优化； Output Q 没有load会被优化掉吗？

另外，附加问题：如 ...

這兩者都會被優化。

jasper0608

使用工具自動優化是可以，只是驗證要多費工夫，確認是優化完的電路是等效的。