EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 177 178 179 180181182 183 184 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 帮忙算下卷积啊完全忘了咋算了 - [悬赏 10 信元资产]	向南小猴纸 2020-1-6	02341	向南小猴纸 2020-1-6 22:27
[讨论] 请问各位大佬，Verilog写的程序可以申请软著吗	cfh123 2019-12-11	24880	光辉岁月 2020-1-6 22:17
[求助] DDR3的IP核中UI一侧的时序问题	machineal 2016-2-3	43742	wmwmwm 2020-1-6 15:36
[求助] 求大大分析文件 - [悬赏 100 信元资产]	move99688 2020-1-5	03334	move99688 2020-1-5 22:31
[原创] quartus lite 自带modelsim不能识别run.do文件，为何？	american007 2020-1-4	01872	american007 2020-1-4 15:58
[求助] DC综合，时钟源加入PAD之后延迟很大	shirui11 2020-1-2	32453	shirui11 2020-1-2 21:31
[求助] t28工艺下，24位数乘13位数大概要多久	nm2012 2020-1-2	42177	吾要单片机 2020-1-2 19:16
[原创] 分享贴：刚完成的FPGA插值滤波器设计精华3	chop147 2018-11-15	74514	我叫oi 2020-1-2 11:42
[讨论] 综合DRC之max transition违例的疑问	西门电工 2020-1-2	02680	西门电工 2020-1-2 11:35
[原创] quartus用M9K例化了两个RAM，为何使用比例为0？	american007 2019-12-29	22586	american007 2020-1-1 16:40
[原创] ALTERA没有外部reset信号输入，内部如何产生？	american007 2020-1-1	01931	american007 2020-1-1 16:38
[求助] rhel 4, Conformal	thjan65 2019-12-30	22307	thjan65 2019-12-31 21:35
[求助] 关于XILINX ISE 10.1的问题	先来个小目标 2019-12-25	22174	zzj0329 2019-12-31 13:09
[求助] verilog循环移位的问题	zxpfrz@qq.com 2012-4-28	713718	fbliang 2019-12-30 16:10
[求助] DDR4 能报timing error 的model，谁有？	傲拓天疆 2019-12-10	11770	ht_lch 2019-12-29 23:41
[原创] 谁说 30多岁精力不抵刚毕业的新人的？ ...2	yangyanwen123 2016-8-19	156941	14425324 2019-12-29 22:42
[求助] Verdi字体大小怎么设置？	ckshy 2019-12-25	310079	14425324 2019-12-29 22:40
[原创] FPGA人才缺口大，国内FPGA行业面临挑战！ ...2	mdy-郭柏荣 2019-8-27	166548	杨义 2019-12-27 08:53
[求助] Modelsim软件使用问题 ...2	云中鹤叉 2013-3-7	117306	thjan65 2019-12-26 22:09
[讨论] FPGA综合工具的效果	edacw 2019-12-25	12425	jasper0608 2019-12-26 16:58
[求助] 关于数字预失真中信号的噪声处理	lixin4210 2015-12-3	23491	everhappy 2019-12-26 10:49
[求助] perl failed	zhdwc123 2019-12-23	01760	zhdwc123 2019-12-24 17:59
[讨论] 这年头，做处理器核有前途吗？ CPU.GPU啥的。 ...2	jmjmjm123 2019-12-14	136038	cuso4 2019-12-24 11:39
[招聘] 上海/北京平头哥大量招聘	permanent33 2019-11-27	83651	pds2009 2019-12-24 10:39
[求助] 一个ARM的硬件加速模块：支持链表搜索，位图功能，映射表修改等	zyh51134 2019-12-17	32140	pds2009 2019-12-24 10:36
[求助] 请教jesd5.0 镁光emmc multiple write 问题。调试了一个多月了，心里着急	zhicc 2018-4-28	12955	wangyongpeng 2019-12-24 10:07
[转贴] 开始学习zynq第一天	明天，你好1 2016-10-5	54451	lingking 2019-12-22 19:44
[求助] irun哪个版本支持upf2.1	xiaocui0725 2019-12-18	12791	edacw 2019-12-21 21:46
[求助] 使用FPGA的MMCM定制时钟输出波形问题	z-wang 2019-12-7	12350	YYFFLLMMNN 2019-12-20 11:16
[求助] 求Verilog实现的polar码译码程序	小明d 2019-12-20	02206	小明d 2019-12-20 09:43
[求助] 请教FPGA+68013写U盘	djqlyy2922 2019-12-19	12006	watertree 2019-12-20 07:10
[求助] 1000元购买极化码的SCL译码verilog源代码 ...2	visage518 2015-11-23	115948	小明d 2019-12-19 21:00
[求助] 用Chipscope抓取信号出现问题	gentlemanmei 2016-8-23	74594	hurrywork 2019-12-19 09:17
发一个除法的程序，我自己写的，逻辑功能能实现，但是加上时钟就有错了。	天地一逍遥 2009-8-6	73223	荒漠小草 2019-12-18 11:23
[求助] Delta-Sigma ADC数字滤波器的信噪比分析	levintt 2019-12-17	02208	levintt 2019-12-17 19:05

1 ... 177 178 179 180181182 183 184 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31187|排名: 8

快速发帖

浏览过的版块

站长推荐 /1