EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31124|排名: 16

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 177 178 179 180181182 183 184 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] PTPX功耗分析	sdustyj 2017-8-18	25148	wangyu135792 2019-11-29 17:24
[讨论] 请教一下，有哪些能让你觉得很棒的面试题？	zaocannai 2019-7-28	12294	yue6688 2019-11-29 10:16
[求助] 仿真出现X态	傲拓天疆 2019-11-28	53711	himingway 2019-11-28 21:40
[建议]谁来设计usb控制器 ...2 3 4	greenpine 2003-11-13	3228719	lenghebin 2019-11-28 19:43
[讨论] 有一说一，个人感觉Advanced Digital Design Verilog HDL 这本书没有那么好	Lanaya 2014-11-10	43791	hchen0730 2019-11-28 14:12
[资料] 移动三维图形SoC:从算法到芯片	totuwei 2019-11-5	22325	mskim000 2019-11-28 03:36
[求助] vivado 与 ue关联问题	xueyw 2019-11-27	02482	xueyw 2019-11-27 18:01
[求助] VIVADO关联UE或者NOTEPADD++都不能做到打开就是默认verilo吗？	YYFFLLMMNN 2017-11-1	13979	billyzheng 2019-11-27 14:16
[求助] Arria V alt_lvds + external altera_pll + fitter problem	manongyu 2019-11-23	21688	越远 2019-11-27 14:06
[原创] 1自动售饮料机开发过程演示（从design spc到dc）	dreamer180 2019-11-17	11902	荣博 2019-11-26 18:58
[求助] 关于DC综合时加法器有些无法mapped ...2	lizhaohong520@ 2012-3-2	107984	huhu1 2019-11-26 15:06
[原创] MIPI CSI2-TX接口基于FPGA实现	ddefdsew 2019-10-16	12958	vin3ent 2019-11-26 10:27
[求助] 请问现在公司里用systemverilog做设计的多吗	Eric_ICer 2019-11-9	22173	vin3ent 2019-11-26 10:16
[求助] Quartus例化异步fifo后，出现了跨时钟域的时序违例	bysg312 2019-11-13	43808	vin3ent 2019-11-26 10:11
[求助] 应届生offer比较英伟达vs阿里平头哥	对岸总有等候 2019-11-5	64151	对岸总有等候 2019-11-25 16:20
[求助] Vivado预编译Xilinx的IP核出现error	乌拉大 2019-11-25	32588	乌拉大 2019-11-25 14:50
[求助] ARM A5 的编译器哪里有？ - [悬赏 500 信元资产] ...2	y23angchen 2019-10-29	115790	holliwood 2019-11-24 20:28
[原创] 积分获取办法	eeicc 2010-11-5	53376	lhlvlq 2019-11-23 23:15
[求助] Synopsys Installer 3.2安装问题	mcfire2013 2019-7-28	11633	MinamiRyota 2019-11-23 12:50
[求助] 大家设计都用什么软件，我用的是Cohesion Designer 511 ...2	先来个小目标 2019-11-22	114399	y23angchen 2019-11-22 15:02
[求助] 【已解决】关于verilog中parameter定义的常量	ningyuan198 2015-9-23	85634	TiamoSYF 2019-11-21 10:40
[原创] FFT实现的数字基础	lookout~ 2019-11-7	22668	masaka_xlw 2019-11-21 06:56
[求助] vivado 的调试工具ILA抓到的波形可以保存，并在以后打开吗？	hongyijia13 2014-10-14	710816	hally_ye 2019-11-20 17:53
[求助] IP的io 模块的输出阻抗怎么算出来的	qq447584497 2019-11-20	01824	qq447584497 2019-11-20 11:16
[原创] Xilinx Platform Studio定制系统，DDR3管脚不需要分配？	american007 2019-11-11	31954	shiyinjita 2019-11-20 09:41
[求助] DDR3 初始化失败 ...2 3	qq570327113 2019-3-28	2112853	一世长安 2019-11-19 16:41
[原创] 特权同学倾情奉献9G海量FPGA学习资料 ...2 3 4 5 6..9	rousong1989 2014-3-6	8333248	夏尔 2019-11-19 14:04
[求助] 如何看出数字前端设计工程师厉害之处？ ...2	StephenChan 2019-9-26	103654	夏尔 2019-11-19 13:58
[求助] dc topo模式综合结果比普通模式差是为什么	orlye 2013-3-25	76203	wangzhen！@#001 2019-11-19 09:35
[求助] VHDL问题 ...2	jiangyq 2012-2-23	107893	wsjc1999 2019-11-18 20:47
[原创] axi4专门弄一组控制信号是什么功能？	american007 2019-11-16	11705	pumpkin 2019-11-17 09:14
[原创] 可以解MIPI的逻辑分析仪	chenlidong 2019-11-14	12480	chenlidong 2019-11-14 23:33
[原创] FPGA是否适合做运动控制？	american007 2019-11-2	11868	xivisi 2019-11-13 10:58
[求助] vc707 petalinux	iter_1 2019-11-9	11970	simux 2019-11-12 08:57
[原创] ISE创建ddr3控制器管脚兼容选择？	american007 2019-11-12	11880	simux 2019-11-12 08:56

1 ... 177 178 179 180181182 183 184 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31124|排名: 16

快速发帖

浏览过的版块

站长推荐 /1