数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 177 178 179 180181182 183 184 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 自己写的移位寄存器输出可以，输入不好用？	american007 2020-2-4	42329	american007 2020-2-16 12:14
[转贴] Verilog实现加减乘除运算	zhongyan 2020-2-16	03324	zhongyan 2020-2-16 09:15
[转贴] FPGA中有关加减乘除运算的位宽问题	zhongyan 2020-2-16	02873	zhongyan 2020-2-16 09:14
[原创] intel网站近期无法登陆	chaoyangtianxia 2020-2-15	22308	ranqi 2020-2-15 22:09
[资料] 静态时序分析的相关书籍	3456721 2020-1-14	83158	lipan6126 2020-2-15 20:56
[资料] 从算法设计到硬线逻辑实现 ...2 3 4	fpgawuhan 2016-1-15	3110637	gxliu 2020-2-15 17:06
[求助] M.2接口的基于SATA协议的SATA-A+/SATA-A-是输入还是输出接口呢	yyz1988 2020-2-13	02847	yyz1988 2020-2-13 18:52
[求助] vivado 使用ILA观测讯号与Behavioral Simulation结果不一致	zu00478633 2020-2-9	23519	acushia 2020-2-13 17:03
[讨论] srio学习讨论帖，共同学习，集思广益	qiurijian 2017-7-19	33626	xiaochang1 2020-2-12 16:30
[求助] 新手请教FPGA端SRIO的自环测试 - [已解决] ...2	hqlingo 2016-11-22	1713053	xiaochang1 2020-2-12 16:12
[求助] vivado2017.4 fft 计算结果是不是有问题？	2319981848 2020-2-11	01985	2319981848 2020-2-11 21:38
[求助] VCS启动异常，求大家帮助	xiaocheng12345 2019-7-16	32229	thjan65 2020-2-10 20:07
如何对SRAM 生成.lib文件？	algerfirst 2009-4-12	98173	nokia70 2020-2-10 14:26
[求助] stratix V收发器low latency PHY IP core使用请教	孤狼追梦 2020-2-8	01820	孤狼追梦 2020-2-8 10:55
[讨论] FPGA 中ISERDES和OSERDES原语的使用	lalala. 2020-2-5	34213	JJga 2020-2-8 09:22
[资料] 有没有哪位大佬有关于sram设计的相关资料。	swhisper1314 2017-12-14	12399	ldd1234 2020-2-7 18:24
[求助] FPGA板级调试	0Brian0 2020-1-15	33026	fascinate_lyd98 2020-2-7 10:13
[求助] 加了ila抓信号之后功能正常，不加会有问题	hanjian518 2019-11-15	73512	fascinate_lyd98 2020-2-7 10:10
[求助] 在signal rap logic analyzer中怎么设置两个采样时钟	0Brian0 2020-1-7	22291	fascinate_lyd98 2020-2-7 10:08
[求助] AD9517-3给ADs42lb供时钟采样问题	mirroe 2020-1-20	11799	fascinate_lyd98 2020-2-7 10:00
[求助] 预算1-2万，如何选购合适的FPGA? ...2	houzhengyi 2019-11-28	154873	fascinate_lyd98 2020-2-7 09:59
[求助] fsdb波形中，无法dump generate例化的模块？？ ...2	zhucetailaji 2013-5-2	1510118	Amaple 2020-2-6 21:38
palladium	palladium 2003-9-29	45545	andy2000a 2020-2-5 11:18
[求助] synopsys design compiler 综合时特定的输入pin保持悬空	lsqswl 2012-8-6	93865	Marvin.Liang 2020-2-5 07:53
[求助] xilinx vivado HLS ...2	as0920 2015-11-4	106064	C_handle_R 2020-2-4 13:57
[求助] vcs仿真三段式状态机遇到的问题 ...2	tangchongyue 2020-1-7	115957	wanghl_beijing 2020-1-30 15:19
[求助] verilog和sv仿真时的问题	viviy 2020-1-5	32549	janlesion 2020-1-28 22:51
[求助] 哪位朋友有dw_ram_2r_w_s_dff这个IP的时序图？	fourwave 2020-1-28	32442	fourwave 2020-1-28 14:28
[求助] 有没有对ise的planahead和XPS熟悉的？有偿求助	american007 2020-1-27	01547	american007 2020-1-27 23:59
有牛人做过7816接口开发吗 ...2 3	forlorm 2009-4-15	2811464	kk2009 2020-1-25 02:36
[转帖]EDA vendors reveal plans for SystemVerilog	一声叹息 2004-8-26	98168	buildgates 2020-1-23 16:01
[求助] multiboot从multiboot image启动	wrl201 2014-11-25	23950	raojp 2020-1-22 16:23
[求助] 请教大家一个异步复位的问题 ...2	jacky.sun 2011-5-13	137266	ID2007 2020-1-20 16:49
我看FPGA现在难以取代FPGA+DSP的架构，这段时间的思索总结 ...2 3 4	zhj1985 2009-3-20	3917906	YK168 2020-1-20 10:14
[求助] 请教各位，我用synplify做综合，想加入自己的库文件，应该如何操作？	fourwave 2016-6-4	42827	fourwave 2020-1-19 14:44

1 ... 177 178 179 180181182 183 184 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31229|排名: 9

快速发帖

浏览过的版块

站长推荐 /2