在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 自己写的移位寄存器输出可以,输入不好用 ? american007 2020-2-4 42325 american007 2020-2-16 12:14
[转贴] Verilog实现加减乘除运算 zhongyan 2020-2-16 03320 zhongyan 2020-2-16 09:15
[转贴] FPGA中有关加减乘除运算的位宽问题 zhongyan 2020-2-16 02872 zhongyan 2020-2-16 09:14
[原创] intel网站近期无法登陆 chaoyangtianxia 2020-2-15 22301 ranqi 2020-2-15 22:09
[资料] 静态时序分析的相关书籍 3456721 2020-1-14 83157 lipan6126 2020-2-15 20:56
[资料] 从算法设计到硬线逻辑实现  ...234 fpgawuhan 2016-1-15 3110624 gxliu 2020-2-15 17:06
[求助] M.2接口的基于SATA协议的SATA-A+/SATA-A-是输入还是输出接口呢 yyz1988 2020-2-13 02847 yyz1988 2020-2-13 18:52
[求助] vivado 使用ILA观测讯号与Behavioral Simulation结果不一致 新人帖 zu00478633 2020-2-9 23515 acushia 2020-2-13 17:03
[讨论] srio学习讨论帖,共同学习,集思广益 qiurijian 2017-7-19 33612 xiaochang1 2020-2-12 16:30
[求助] 新手请教FPGA端SRIO的自环测试 - [已解决]  ...2 hqlingo 2016-11-22 1713047 xiaochang1 2020-2-12 16:12
[求助] vivado2017.4 fft 计算结果是不是有问题? 2319981848 2020-2-11 01983 2319981848 2020-2-11 21:38
[求助] VCS启动异常,求大家帮助 xiaocheng12345 2019-7-16 32227 thjan65 2020-2-10 20:07
如何对SRAM 生成.lib文件? algerfirst 2009-4-12 98164 nokia70 2020-2-10 14:26
[求助] stratix V收发器low latency PHY IP core使用请教 新人帖 孤狼追梦 2020-2-8 01820 孤狼追梦 2020-2-8 10:55
[讨论] FPGA 中ISERDES和OSERDES原语的使用 lalala. 2020-2-5 34211 JJga 2020-2-8 09:22
[资料] 有没有哪位大佬有关于sram设计的相关资料。 swhisper1314 2017-12-14 12398 ldd1234 2020-2-7 18:24
[求助] FPGA板级调试 0Brian0 2020-1-15 33019 fascinate_lyd98 2020-2-7 10:13
[求助] 加了ila抓信号之后功能正常,不加会有问题 hanjian518 2019-11-15 73511 fascinate_lyd98 2020-2-7 10:10
[求助] 在signal rap logic analyzer中怎么设置两个采样时钟 新人帖 0Brian0 2020-1-7 22290 fascinate_lyd98 2020-2-7 10:08
[求助] AD9517-3给ADs42lb供时钟采样问题 新人帖 mirroe 2020-1-20 11799 fascinate_lyd98 2020-2-7 10:00
[求助] 预算1-2万,如何选购合适的FPGA?  ...2 houzhengyi 2019-11-28 154869 fascinate_lyd98 2020-2-7 09:59
[求助] fsdb波形中,无法dump generate例化的模块??  ...2 zhucetailaji 2013-5-2 1510106 Amaple 2020-2-6 21:38
palladium palladium 2003-9-29 45542 andy2000a 2020-2-5 11:18
[求助] synopsys design compiler 综合时 特定的输入pin保持悬空 lsqswl 2012-8-6 93863 Marvin.Liang 2020-2-5 07:53
[求助] xilinx vivado HLS  ...2 as0920 2015-11-4 106061 C_handle_R 2020-2-4 13:57
[求助] vcs仿真三段式状态机遇到的问题 新人帖  ...2 tangchongyue 2020-1-7 115956 wanghl_beijing 2020-1-30 15:19
[求助] verilog和sv仿真时的问题 viviy 2020-1-5 32547 janlesion 2020-1-28 22:51
[求助] 哪位朋友有dw_ram_2r_w_s_dff这个IP的时序图? fourwave 2020-1-28 32440 fourwave 2020-1-28 14:28
[求助] 有没有对ise的planahead和XPS熟悉的?有偿求助 american007 2020-1-27 01545 american007 2020-1-27 23:59
有牛人做过7816接口开发吗  ...23 forlorm 2009-4-15 2811461 kk2009 2020-1-25 02:36
[转帖]EDA vendors reveal plans for SystemVerilog 一声叹息 2004-8-26 98167 buildgates 2020-1-23 16:01
[求助] multiboot从multiboot image启动 wrl201 2014-11-25 23948 raojp 2020-1-22 16:23
[求助] 请教大家一个异步复位的问题  ...2 jacky.sun 2011-5-13 137259 ID2007 2020-1-20 16:49
我看FPGA现在难以取代FPGA+DSP的架构,这段时间的思索总结  ...234 zhj1985 2009-3-20 3917891 YK168 2020-1-20 10:14
[求助] 请教各位,我用synplify做综合,想加入自己的库文件,应该如何操作? fourwave 2016-6-4 42827 fourwave 2020-1-19 14:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 00:33 , Processed in 0.033863 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块