EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31124|排名: 16

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 180 181 182 183184185 186 187 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] verilog 编辑器 ...2 3 4	huanguestc002 2011-7-13	3022609	a1050422149 2019-10-9 11:57
[求助] 有人用vcs2016.6编译过vivado 2018.2的IP库（compile_simlib命令方式）吗？	thebigbang77 2019-9-30	23313	y23angchen 2019-10-9 09:33
[求助] 关于FPGA控制sodimm ddr2问题	mlx21012 2019-10-8	22177	y23angchen 2019-10-9 09:32
[求助] lib文件中leakage power请教	zfgu 2019-10-8	12178	y23angchen 2019-10-9 09:28
[求助] DC综合中拓扑结构模型	w_HFUT 2019-10-8	22169	w_HFUT 2019-10-8 18:04
[原创] 多路MIPI视频合成案例	mdy-郭柏荣 2019-8-29	62676	ss3035 2019-10-8 16:33
[求助] fpga乘法器	liteng1123 2019-9-27	32454	qinailwin 2019-10-3 20:42
Powerpcb5.0EFA下载!	xdqm 2003-8-4	44412	DeepTHought 2019-10-1 17:33
[求助] 新手怎么样学习设计有一定复杂度的FPGA应用	lingking 2019-9-29	12182	kk2009 2019-10-1 01:16
[求助] 用xilinx浮点型加法器ip核做累加器，该如何清零，sclr管脚并不能清零	tutalury 2016-5-26	33765	落风成殇 2019-9-30 16:36
[原创] 仿真延时有没有必要添加？	american007 2019-7-5	52341	kka 2019-9-30 15:12
[求助] 咨询个CHIPSCOPE的问题	djqlyy2922 2019-9-27	11905	kka 2019-9-30 15:09
[求助] ise chipscope 编译时出错	djqlyy2922 2019-9-26	11405	kka 2019-9-30 15:07
[求助] AXI_Interconnect中Crossbar数据缺失	chenyinhui1991 2019-9-17	32193	kka 2019-9-30 15:00
[求助] ISE编译时MAP报错	神殇丶 2019-9-30	12271	kka 2019-9-30 14:54
[求助] 芯原（成都）vs中心微电子（成都）	jcjcjc95 2019-9-13	12448	viviy 2019-9-29 10:36
[求助] FPGA实现TDMA链路层功能	feiyangbaxia 2019-9-28	01568	feiyangbaxia 2019-9-28 21:41
[求助] AHB中HREADY复位是高还是低	east1203 2019-9-18	92877	holliwood 2019-9-27 22:55
[解决] Verdi查看波形时，某些信号（比如FIFO的寄存器信号）加不进去？ ...2	华胥之国 2019-8-2	1213289	xiaojia102003 2019-9-27 17:53
[讨论] I2C信号毛刺怎么滤波？	lingking 2019-9-26	35871	lingking 2019-9-27 09:54
[求助] 静态时序分析，低功耗设计，soc	hurrywork 2019-9-23	12262	kk2009 2019-9-27 06:16
[原创] arm m0 的IP，有需要的联系	wanwei1220 2019-9-26	01775	wanwei1220 2019-9-26 11:12
[转贴] 如何通俗理解FPGA与Verilog HDL？	luocheng_at 2019-6-18	12699	kk2009 2019-9-26 05:28
[求助] 异步信号处理--老生常谈	YYFFLLMMNN 2019-6-19	95532	kk2009 2019-9-26 05:21
[求助] 后生求一个完整的FPGA项目工程实例，完整的那种，谢谢了	lotfy 2019-7-17	43255	kk2009 2019-9-26 04:46
[求助] 例化转移怎么改呢？I2C PAD	lotfy 2019-7-23	32412	kk2009 2019-9-26 04:43
[求助] 这个能力一般能拿到多少工资	hikerxx 2019-7-27	72524	kk2009 2019-9-26 04:33
[求助] Simvision RTL功能仿真和综合后前仿，时序不对了。	max_1234 2019-8-22	73475	kk2009 2019-9-26 04:22
[资料] AXI总线协议介绍	厚娇07 2019-6-1	62650	maximusjenna 2019-9-25 22:06
[转贴] verilog的模块端口不支持二维数组，google一下变通就可以用！	chen.terry 2011-9-21	911330	memorui 2019-9-25 18:21
[招聘] Cadence 2020 校招全面开启	mariojiang 2019-9-25	02109	mariojiang 2019-9-25 14:53
[讨论] 人工智能芯片及自动驾驶类芯片	hurrywork 2019-9-25	01852	hurrywork 2019-9-25 10:39
[求助] SDI中的时间码解码问题	tian10 2019-9-25	01844	tian10 2019-9-25 09:46
[求助] 跨时钟域具体问题求教	east1203 2019-9-15	62808	east1203 2019-9-24 19:29
[讨论] top clock	小狼开饭 2019-9-20	42558	小狼开饭 2019-9-24 14:24

1 ... 180 181 182 183184185 186 187 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31124|排名: 16

快速发帖

浏览过的版块

站长推荐 /1