数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31070|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 183 184 185 186187188 189 190 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 三段式状态机状态转换不了	NtS 2019-8-5	11629	NtS 2019-8-6 08:02
[求助] DC综合时遇到no path的问题	Felix_ZYF 2019-7-29	31802	snq31418 2019-8-5 18:03
[求助] 求助clock约束如何定义	小水小树 2019-8-5	41947	小水小树 2019-8-5 16:35
[转贴] 明德扬手把手教你设计VGA显示颜色	mdy-郭柏荣 2019-8-5	02676	mdy-郭柏荣 2019-8-5 15:14
[招聘] MCU芯片公司招聘数字模拟经理	15702443998 2019-8-5	01826	15702443998 2019-8-5 14:52
[招聘] 寻找一枚通信IC设计工程师	15702443998 2019-8-5	01812	15702443998 2019-8-5 14:36
[招聘] 知名芯片公司招聘模拟工程师	15702443998 2019-8-5	01765	15702443998 2019-8-5 14:29
[招聘] 上海无线通信芯片公司招聘	15702443998 2019-8-5	01767	15702443998 2019-8-5 10:58
[招聘] 国内知名品牌公司招聘数字设计验证和模拟	15702443998 2019-8-2	22068	15702443998 2019-8-5 09:58
[求助] 如何解决FPGA与AD7903的spi的串口通信	wjq974167103 2019-7-19	21780	freebigfish 2019-8-5 08:38
[其它] 推荐一款XILINX下载器	1069985010 2019-7-19	22811	1069985010 2019-8-5 00:25
[原创] 【毕设分享】基于FPGA设计的数字时钟毕设（视频源码）	xuehua_12 2018-11-23	42534	fatalkiller 2019-8-3 22:19
[原创] 福州FPGA工程师应届生工资有多少？只有6K吗？	lwh. 2019-7-26	62943	YYFFLLMMNN 2019-8-3 14:24
[资料] SystemVerilog_Symposium_2019	vantan2710 2019-4-25	82123	cdting 2019-8-3 10:59
[资料] systemverilog_for_design_2nd	305531666 2019-7-1	61813	cdting 2019-8-3 10:41
[求助] 如何在Linux下安裝並破解modelsim10.1.c	dreamer180 2019-8-1	21566	thjan65 2019-8-2 23:08
FPGA与88E1111千兆以太网实现—软件2(收发UDP协议序） ...2	topggmq 2014-11-27	199594	荒漠小草 2019-8-2 16:44
[求助] PCIE 接口的参考时钟p/n反了会影响设备识别么？	kangqiaoyibie 2019-7-25	22828	shiyinjita 2019-8-2 15:52
基于FPGA的全数字锁相环设计 ...2 3 4 5 6..10	晨光一缕 2009-6-27	9625976	华胥之国 2019-8-2 14:55
[资料] ASIC、ASSP、SoC 和 FPGA之间的区别	shumanjun 2017-7-15	52961	华胥之国 2019-8-2 14:54
[求助] Matlab INCISIVE 混合仿真问题？	daxueliujisheng 2019-8-2	01625	daxueliujisheng 2019-8-2 14:26
哪位有spartan3的xc3s1500-4fg456c的layout库文件？	dinkboy 2004-12-26	12562	fjz0002 2019-8-2 13:48
[求助] verilog的敏感信号列表疑问	freebigfish 2019-8-2	22857	freebigfish 2019-8-2 13:13
[求助] makefile求助	zsj230713 2019-8-2	01602	zsj230713 2019-8-2 09:48
[原创] XILINX的GTX GTP等收发器应用领域有哪些？	american007 2019-7-20	11286	wanghl_beijing 2019-8-1 22:05
[原创] XILINX_UltraFast™ 设计方法简介	PALLETS 2017-9-14	32044	fenlido 2019-8-1 16:42
请教modelsim vs VCS ...2 3 4 5 6	老扁 2003-11-17	5024681	dreamer180 2019-8-1 10:54
[求助] 关于 Xilinx SDK 在创建外设模块时，编译不通过的问题	xiaocheng_sky 2017-8-27	21928	azkandf 2019-7-31 11:53
[求助] 求助如何高效看datasheet	呱呱年 2019-7-25	11618	ifreeman 2019-7-31 11:01
[求助] 新装的synplify2015.09破解之后打开很慢 ...2	挂在天边的鱼 2015-11-10	147053	liulwn 2019-7-30 16:32
[求助] 如何防止DC综合过程对一些路径的逻辑进行优化	jsh111 2019-7-30	02164	jsh111 2019-7-30 15:52
[资料] 有数字前端后端验证综合架构资料视频课程	jinghexinlong 2019-7-30	01638	jinghexinlong 2019-7-30 15:13
[求助] 求教，vcs混合仿真，glbl.v文件编译进默认库，为何找不到？	american007 2018-12-26	24964	dignity 2019-7-30 14:20
[资料] System verilog 和verilog 以及perl经典书籍 ...2	陆地巡洋舰 2019-3-11	123980	华胥之国 2019-7-29 15:49
[求助] 警告：clk_div without an associated clock assignment 怎么解决？	zhpg009 2013-5-15	711921	taowu 2019-7-29 14:45

1 ... 183 184 185 186187188 189 190 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31070|排名: 13

快速发帖

浏览过的版块

站长推荐 /1