在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 请教DC的synthetic library atlandis 2015-7-6 32548 iknowzxc 2019-10-10 11:36
[求助] link library和synthetic library有什么区别  ...2 chenfengrugao 2012-9-3 1111872 Dontcare 2019-10-10 11:27
[求助] VIVADO 2018 建立新工程,单个文件综合仿真 zou.liancheng 2019-10-9 12143 hanjian518 2019-10-9 17:54
[求助] ZYNQ工程中block design里对于三态门设计的问题 新人帖 brightary 2019-10-9 01766 brightary 2019-10-9 14:26
[资料] Vim 怎么设置显示行号,永久性显示行号 dreamer180 2019-9-18 42153 a1050422149 2019-10-9 11:58
[讨论] verilog 编辑器  ...234 huanguestc002 2011-7-13 3023273 a1050422149 2019-10-9 11:57
[求助] 有人用vcs2016.6编译过vivado 2018.2的IP库(compile_simlib命令方式)吗? 新人帖 thebigbang77 2019-9-30 23421 y23angchen 2019-10-9 09:33
[求助] 关于FPGA控制sodimm ddr2问题 新人帖 mlx21012 2019-10-8 22282 y23angchen 2019-10-9 09:32
[求助] lib文件中leakage power请教 zfgu 2019-10-8 12265 y23angchen 2019-10-9 09:28
[求助] DC综合中拓扑结构模型 w_HFUT 2019-10-8 22286 w_HFUT 2019-10-8 18:04
[原创] 多路MIPI视频合成案例 mdy-郭柏荣 2019-8-29 62788 ss3035 2019-10-8 16:33
[求助] fpga乘法器 liteng1123 2019-9-27 32572 qinailwin 2019-10-3 20:42
Powerpcb5.0EFA下载! xdqm 2003-8-4 44614 DeepTHought 2019-10-1 17:33
[求助] 新手怎么样学习设计有一定复杂度的FPGA应用 lingking 2019-9-29 12263 kk2009 2019-10-1 01:16
[求助] 用xilinx浮点型加法器ip核做累加器,该如何清零,sclr管脚并不能清零 tutalury 2016-5-26 33857 落风成殇 2019-9-30 16:36
[原创] 仿真延时有没有必要添加 ? american007 2019-7-5 52427 kka 2019-9-30 15:12
[求助] 咨询个CHIPSCOPE的问题 djqlyy2922 2019-9-27 12020 kka 2019-9-30 15:09
[求助] ise chipscope 编译时出错 djqlyy2922 2019-9-26 11547 kka 2019-9-30 15:07
[求助] AXI_Interconnect中Crossbar数据缺失 新人帖 chenyinhui1991 2019-9-17 32313 kka 2019-9-30 15:00
[求助] ISE编译时MAP报错 神殇丶 2019-9-30 12367 kka 2019-9-30 14:54
[求助] 芯原(成都)vs中心微电子(成都) 新人帖 jcjcjc95 2019-9-13 12547 viviy 2019-9-29 10:36
[求助] FPGA实现TDMA链路层功能 feiyangbaxia 2019-9-28 01647 feiyangbaxia 2019-9-28 21:41
[求助] AHB中HREADY复位是高还是低 east1203 2019-9-18 93002 holliwood 2019-9-27 22:55
[解决] Verdi查看波形时,某些信号(比如FIFO的寄存器信号)加不进去?  ...2 华胥之国 2019-8-2 1213689 xiaojia102003 2019-9-27 17:53
[讨论] I2C信号毛刺怎么滤波? lingking 2019-9-26 35999 lingking 2019-9-27 09:54
[求助] 静态时序分析,低功耗设计,soc hurrywork 2019-9-23 12363 kk2009 2019-9-27 06:16
[原创] arm m0 的IP,有需要的联系 wanwei1220 2019-9-26 01846 wanwei1220 2019-9-26 11:12
[转贴] 如何通俗理解FPGA与Verilog HDL? 新人帖 luocheng_at 2019-6-18 12814 kk2009 2019-9-26 05:28
[求助] 异步信号处理--老生常谈 YYFFLLMMNN 2019-6-19 95708 kk2009 2019-9-26 05:21
[求助] 后生求一个完整的FPGA项目工程实例,完整的那种,谢谢了 lotfy 2019-7-17 43369 kk2009 2019-9-26 04:46
[求助] 例化转移怎么改呢?I2C PAD lotfy 2019-7-23 32505 kk2009 2019-9-26 04:43
[求助] 这个能力一般能拿到多少工资 新人帖 hikerxx 2019-7-27 72618 kk2009 2019-9-26 04:33
[求助] Simvision RTL功能仿真和综合后前仿,时序不对了。 新人帖 max_1234 2019-8-22 73592 kk2009 2019-9-26 04:22
[资料] AXI总线协议介绍 厚娇07 2019-6-1 62742 maximusjenna 2019-9-25 22:06
[转贴] verilog的模块端口不支持二维数组,google一下变通就可以用! chen.terry 2011-9-21 911519 memorui 2019-9-25 18:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-7 21:56 , Processed in 0.030443 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块