数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31228|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 178 179 180 181182183 184 185 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Alter FPAG中scalerII核使用	zhaoyang_yt 2015-9-23	22766	dryhq 2020-1-17 23:45
[原创] 今天面试把我问住了，大家给我个通用的答案吧，我觉得这块是短板。精华3 ...2	qiurijian 2017-9-19	1710042	ll_ago 2020-1-17 10:59
[求助] modelsim宏展开行为与vcs不同	VincentMa 2020-1-15	12252	A1985 2020-1-15 15:42
[求助] 我现在想把fpga程序固化到vc709开发板的BPIflash上	sarlaga 2020-1-15	02511	sarlaga 2020-1-15 14:41
[求助] 请问哪里有设计文档模板	zhangeth 2020-1-15	03022	zhangeth 2020-1-15 10:56
[求助] set_max_area使用问题	zhang113 2020-1-14	12249	jasper0608 2020-1-15 09:06
[求助] Generate实例化模块时如何传递不同参数？	harry_hust 2018-4-4	43478	tienluanct 2020-1-12 20:03
[求助] Altera FPGA cycloniii下载jic文件提示Error: ...2	molys 2014-9-22	1112336	wagnhuajian00 2020-1-10 11:33
[求助] 关于Genus和Innovus的安装	meemle 2016-5-23	45888	prabakaran_123 2020-1-9 08:35
[求助] Primetime 如何报告所有 Register/FF	asdtick 2020-1-8	12185	quanqiutong 2020-1-9 00:28
[求助] cadence的问题	moonwpf 2020-1-7	02832	moonwpf 2020-1-7 15:18
[求助] MICROBLAZE做软件开发时遇到的问题？	djqlyy 2015-2-28	46263	工大鱼肉 2020-1-7 07:53
[求助] 帮忙算下卷积啊完全忘了咋算了 - [悬赏 10 信元资产]	向南小猴纸 2020-1-6	02387	向南小猴纸 2020-1-6 22:27
[讨论] 请问各位大佬，Verilog写的程序可以申请软著吗	cfh123 2019-12-11	24969	光辉岁月 2020-1-6 22:17
[求助] DDR3的IP核中UI一侧的时序问题	machineal 2016-2-3	43782	wmwmwm 2020-1-6 15:36
[求助] 求大大分析文件 - [悬赏 100 信元资产]	move99688 2020-1-5	03391	move99688 2020-1-5 22:31
[原创] quartus lite 自带modelsim不能识别run.do文件，为何？	american007 2020-1-4	01897	american007 2020-1-4 15:58
[求助] DC综合，时钟源加入PAD之后延迟很大	shirui11 2020-1-2	32502	shirui11 2020-1-2 21:31
[求助] t28工艺下，24位数乘13位数大概要多久	nm2012 2020-1-2	42222	吾要单片机 2020-1-2 19:16
[原创] 分享贴：刚完成的FPGA插值滤波器设计精华3	chop147 2018-11-15	74579	我叫oi 2020-1-2 11:42
[讨论] 综合DRC之max transition违例的疑问	西门电工 2020-1-2	02737	西门电工 2020-1-2 11:35
[原创] quartus用M9K例化了两个RAM，为何使用比例为0？	american007 2019-12-29	22626	american007 2020-1-1 16:40
[原创] ALTERA没有外部reset信号输入，内部如何产生？	american007 2020-1-1	01955	american007 2020-1-1 16:38
[求助] rhel 4, Conformal	thjan65 2019-12-30	22360	thjan65 2019-12-31 21:35
[求助] 关于XILINX ISE 10.1的问题	先来个小目标 2019-12-25	22221	zzj0329 2019-12-31 13:09
[求助] verilog循环移位的问题	zxpfrz@qq.com 2012-4-28	713783	fbliang 2019-12-30 16:10
[求助] DDR4 能报timing error 的model，谁有？	傲拓天疆 2019-12-10	11797	ht_lch 2019-12-29 23:41
[原创] 谁说 30多岁精力不抵刚毕业的新人的？ ...2	yangyanwen123 2016-8-19	157070	14425324 2019-12-29 22:42
[求助] Verdi字体大小怎么设置？	ckshy 2019-12-25	310184	14425324 2019-12-29 22:40
[原创] FPGA人才缺口大，国内FPGA行业面临挑战！ ...2	mdy-郭柏荣 2019-8-27	166679	杨义 2019-12-27 08:53
[求助] Modelsim软件使用问题 ...2	云中鹤叉 2013-3-7	117453	thjan65 2019-12-26 22:09
[讨论] FPGA综合工具的效果	edacw 2019-12-25	12474	jasper0608 2019-12-26 16:58
[求助] 关于数字预失真中信号的噪声处理	lixin4210 2015-12-3	23558	everhappy 2019-12-26 10:49
[求助] perl failed	zhdwc123 2019-12-23	01778	zhdwc123 2019-12-24 17:59
[讨论] 这年头，做处理器核有前途吗？ CPU.GPU啥的。 ...2	jmjmjm123 2019-12-14	136158	cuso4 2019-12-24 11:39

1 ... 178 179 180 181182183 184 185 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31228|排名: 9

快速发帖

浏览过的版块

站长推荐 /2