数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 13 |主题: 31228|排名: 14

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 179 180 181 182183184 185 186 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[招聘] 上海/北京平头哥大量招聘	permanent33 2019-11-27	83706	pds2009 2019-12-24 10:39
[求助] 一个ARM的硬件加速模块：支持链表搜索，位图功能，映射表修改等	zyh51134 2019-12-17	32182	pds2009 2019-12-24 10:36
[求助] 请教jesd5.0 镁光emmc multiple write 问题。调试了一个多月了，心里着急	zhicc 2018-4-28	13017	wangyongpeng 2019-12-24 10:07
[转贴] 开始学习zynq第一天	明天，你好1 2016-10-5	54540	lingking 2019-12-22 19:44
[求助] irun哪个版本支持upf2.1	xiaocui0725 2019-12-18	12839	edacw 2019-12-21 21:46
[求助] 使用FPGA的MMCM定制时钟输出波形问题	z-wang 2019-12-7	12402	YYFFLLMMNN 2019-12-20 11:16
[求助] 求Verilog实现的polar码译码程序	小明d 2019-12-20	02239	小明d 2019-12-20 09:43
[求助] 请教FPGA+68013写U盘	djqlyy2922 2019-12-19	12058	watertree 2019-12-20 07:10
[求助] 1000元购买极化码的SCL译码verilog源代码 ...2	visage518 2015-11-23	116020	小明d 2019-12-19 21:00
[求助] 用Chipscope抓取信号出现问题	gentlemanmei 2016-8-23	74693	hurrywork 2019-12-19 09:17
发一个除法的程序，我自己写的，逻辑功能能实现，但是加上时钟就有错了。	天地一逍遥 2009-8-6	73274	荒漠小草 2019-12-18 11:23
[求助] Delta-Sigma ADC数字滤波器的信噪比分析	levintt 2019-12-17	02249	levintt 2019-12-17 19:05
[求助] 全差分折叠Cascode放大电路MOS管参数	eryuerugu 2018-11-22	12798	SHAOJIHUA1234@1 2019-12-17 15:52
[求助] 求利用FPGA实现转发表功能的设计 - [悬赏 200 信元资产]	神殇丶 2019-12-16	22852	A1985 2019-12-16 11:13
[求助] 在用K7芯片例化一个MAC核的例子工程中包一个顶层出现错误，求大神指点 - [悬赏 100 信元资产]	神殇丶 2019-11-19	22688	神殇丶 2019-12-16 09:12
[求助] FPGA如何通过网络调试助手与PC建立TCP连接	fuxiaolicaicai 2019-5-23	32758	gauz 2019-12-15 11:58
[原创] 同步FIFO设计	MR.vol 2019-12-14	12875	lmkuo2006 2019-12-14 15:11
[求助] FPGA控制高速ADC采样	lwh. 2019-11-26	63300	gloll 2019-12-14 13:35
[求助] 无毛刺时钟切换电路的时序约束怎么设定？？？ - [已解决]	dy19870425 2019-12-6	22841	dy19870425 2019-12-13 16:17
[原创] 最原汁原味的FPGA底层结构介绍与总结	WZY970213 2019-12-13	22707	WZY970213 2019-12-13 15:10
[求助] RTL层可以从哪些方面提高系统频率？ ...2	anychao 2012-9-2	128473	a1677 2019-12-13 14:52
[原创] FPGA实现的连通域识别算法升级	ccpp123 2018-7-25	55404	bysg312 2019-12-13 09:00
[求助] spartan-6下载一个spi slave的程序后，mosi管脚一直为低，导致无法master无法发送数据	freebigfish 2019-12-12	02378	freebigfish 2019-12-12 17:57
[求助] dc启动有点问题。	wrient 2010-5-5	74135	crueler 2019-12-12 12:48
请教低功耗设计技术 ...2 3	prguo 2004-8-12	2911705	250233307@qq.co 2019-12-11 10:20
[原创] 1	jumpyoung 2019-12-10	03546	jumpyoung 2019-12-10 20:53
[求助] FPGA布局布线后仿真问题	longjilb 2012-2-28	64094	yadog 2019-12-10 15:02
[求助] Verilog设计SPI slave 一些问题 ...2	lsp22 2015-4-22	1111272	alleylu 2019-12-10 13:45
[求助] VCS Dump FSDB时，fsdb为什么不实时更新	Kiss_Rose 2019-12-5	12721	Kiss_Rose 2019-12-9 14:43
[求助] systemverilog中import可综合吗？	wenjohnny 2019-7-25	23255	iNostory 2019-12-8 18:49
[求助] design compiler破解时为什么点击生成没反应生成不了license.dat	15094030310 2017-3-18	32424	IC-LOU 2019-12-7 15:33
[讨论] 签合同时有竞业限制，能签么？	w_HFUT 2019-10-9	63107	zjwsh001 2019-12-7 09:32
[求助] 如果异步reset端接了同步之后的reset	vin3ent 2019-11-25	32191	snow0leopard 2019-12-6 18:26
[求助] 无毛刺时钟切换电路的时序约束怎么设定？？？	dy19870425 2019-12-6	43187	dy19870425 2019-12-6 14:37
[求助] 请问在shell模式下用什么命令打开DC的图形界面呀 - [悬赏 1 信元资产]	tanjunjiang 2019-12-3	32863	edacw 2019-12-5 20:06

1 ... 179 180 181 182183184 185 186 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 13 |主题: 31228|排名: 14

快速发帖

浏览过的版块

站长推荐 /2