数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 24 |主题: 31235|排名: 54

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 181 182 183 184185186 187 188 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Arria V alt_lvds + external altera_pll + fitter problem	manongyu 2019-11-23	21800	越远 2019-11-27 14:06
[原创] 1自动售饮料机开发过程演示（从design spc到dc）	dreamer180 2019-11-17	11977	荣博 2019-11-26 18:58
[求助] 关于DC综合时加法器有些无法mapped ...2	lizhaohong520@ 2012-3-2	108441	huhu1 2019-11-26 15:06
[原创] MIPI CSI2-TX接口基于FPGA实现	ddefdsew 2019-10-16	13186	vin3ent 2019-11-26 10:27
[求助] 请问现在公司里用systemverilog做设计的多吗	Eric_ICer 2019-11-9	22339	vin3ent 2019-11-26 10:16
[求助] Quartus例化异步fifo后，出现了跨时钟域的时序违例	bysg312 2019-11-13	44039	vin3ent 2019-11-26 10:11
[求助] 应届生offer比较英伟达vs阿里平头哥	对岸总有等候 2019-11-5	64343	对岸总有等候 2019-11-25 16:20
[求助] Vivado预编译Xilinx的IP核出现error	乌拉大 2019-11-25	32767	乌拉大 2019-11-25 14:50
[求助] ARM A5 的编译器哪里有？ - [悬赏 500 信元资产] ...2	y23angchen 2019-10-29	116323	holliwood 2019-11-24 20:28
[原创] 积分获取办法	eeicc 2010-11-5	53523	lhlvlq 2019-11-23 23:15
[求助] Synopsys Installer 3.2安装问题	mcfire2013 2019-7-28	11739	MinamiRyota 2019-11-23 12:50
[求助] 大家设计都用什么软件，我用的是Cohesion Designer 511 ...2	先来个小目标 2019-11-22	114730	y23angchen 2019-11-22 15:02
[求助] 【已解决】关于verilog中parameter定义的常量	ningyuan198 2015-9-23	85859	TiamoSYF 2019-11-21 10:40
[原创] FFT实现的数字基础	lookout~ 2019-11-7	22850	masaka_xlw 2019-11-21 06:56
[求助] vivado 的调试工具ILA抓到的波形可以保存，并在以后打开吗？	hongyijia13 2014-10-14	711131	hally_ye 2019-11-20 17:53
[求助] IP的io 模块的输出阻抗怎么算出来的	qq447584497 2019-11-20	01961	qq447584497 2019-11-20 11:16
[原创] Xilinx Platform Studio定制系统，DDR3管脚不需要分配？	american007 2019-11-11	32107	shiyinjita 2019-11-20 09:41
[求助] DDR3 初始化失败 ...2 3	qq570327113 2019-3-28	2113417	一世长安 2019-11-19 16:41
[原创] 特权同学倾情奉献9G海量FPGA学习资料 ...2 3 4 5 6..9	rousong1989 2014-3-6	8335352	夏尔 2019-11-19 14:04
[求助] 如何看出数字前端设计工程师厉害之处？ ...2	StephenChan 2019-9-26	103862	夏尔 2019-11-19 13:58
[求助] dc topo模式综合结果比普通模式差是为什么	orlye 2013-3-25	76501	wangzhen！@#001 2019-11-19 09:35
[求助] VHDL问题 ...2	jiangyq 2012-2-23	108145	wsjc1999 2019-11-18 20:47
[原创] axi4专门弄一组控制信号是什么功能？	american007 2019-11-16	11867	pumpkin 2019-11-17 09:14
[原创] 可以解MIPI的逻辑分析仪	chenlidong 2019-11-14	12593	chenlidong 2019-11-14 23:33
[原创] FPGA是否适合做运动控制？	american007 2019-11-2	11966	xivisi 2019-11-13 10:58
[求助] vc707 petalinux	iter_1 2019-11-9	12105	simux 2019-11-12 08:57
[原创] ISE创建ddr3控制器管脚兼容选择？	american007 2019-11-12	11975	simux 2019-11-12 08:56
[求助] 关于FPGA使用primetime进行静态时序分析	zhangroot 2018-1-4	23740	a1050422149 2019-11-11 17:39
[求助] 请教下JPEG压缩的格式问题。	glace12123 2019-11-11	02432	glace12123 2019-11-11 10:34
[活动] 如何选择复位方式 ...2 3	huxiaokai2005 2012-6-25	2919522	gaeazzz 2019-11-10 23:16
[求助] 求FPGA prototyping方面的网站或资料	orchidgarden 2013-1-18	53194	secant0711 2019-11-8 11:51
[原创] petalinux running on XILINX VC707	strong_229 2019-2-25	43112	iter_1 2019-11-8 10:08
[求助] 关于使用同步器解决亚稳态的疑问	jj821812532 2019-11-4	72489	jj821812532 2019-11-7 20:48
[原创] ubuntu12.04(64bit) + VCS201606 解决./simv失败问题	longnv521 2018-10-29	33765	fangnime 2019-11-7 09:49
[求助] 使用RTL综合的clock_gating如何在DC中指定clock_gating属性	13129969857 2019-11-6	12447	jake 2019-11-7 07:47

1 ... 181 182 183 184185186 187 188 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 24 |主题: 31235|排名: 54

快速发帖

浏览过的版块

站长推荐 /1