synopsys design compiler 综合时特定的输入pin保持悬空

lsqswl · 发表于 2012-8-6 10:39:36

您需要登录才可以下载或查看，没有账号？注册

×

我想在综合后让某些特定的输入pin保持悬空该怎么操作呢？有没有这样的命令。dc综合会默认把这些悬空的脚都接上0。每次都要人为的删除，很麻烦

helte320 · 发表于 2012-8-6 13:37:47

dont_touch是不是可以呢

lsqswl · 发表于 2012-8-7 16:21:48

dont_touch不可以，试过了。

conanandai100 · 发表于 2012-8-7 16:24:50

记得可以设置的

fengyingzi · 发表于 2012-8-8 11:34:24

回复 2# helte320

这个操作是在自下而上的设计过程中，将综合过的子模块设置dont touch属性，那么在顶层综合时，底层的子模块不会受影响。

ra3d · 发表于 2014-11-30 22:22:18

dont_touch不可以，试过了。

Marvin.Liang · 发表于 2018-9-25 08:52:02

我们在项目中就是存储器的电源和地信号需要保持悬空，所以就每次都手动删除了，楼主找到方法麻烦在这里说一下哈，谢谢

zt5169 · 发表于 2020-1-10 10:33:47

Marvin.Liang 发表于 2018-9-25 08:52
我们在项目中就是存储器的电源和地信号需要保持悬空，所以就每次都手动删除了，楼主找到方法麻烦在这里说一 ...

set_compile_directives -constant_propagation false [get_pins U1/floating_pin_a]
但是无法用于库的端口。

Marvin.Liang · 发表于 2020-2-5 07:53:38

zt5169 发表于 2020-1-10 10:33
set_compile_directives -constant_propagation false [get_pins U1/floating_pin_a]
但是无法用于库的端 ...

库是指模拟IP吗，那应该也相当于一个cell，为什么会不行呢，有找到原因吗

账号		自动登录	找回密码
密码			注册

[求助] synopsys design compiler 综合时特定的输入pin保持悬空