在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3103|回复: 3

[讨论] FPGA 中ISERDES和OSERDES原语的使用

[复制链接]
发表于 2020-2-5 22:05:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
     看到一些应用场景:数据从FPGA IO接口进来后先经过ISERDES进行串并转换,然后进行相应的运算处理,最后经过OSERDES进行并串转换从IO口送出去。     这里为什么需要使用到ISERDES和OSERDES进行数据串并转换和并串转换,有什么作用呢?数据从IO进来之后,为何一定要经过一个ISERDES进行串并转换,是因为传输速率太高的原因吗?
发表于 2020-2-5 23:53:10 | 显示全部楼层
项目经验小白。
发表于 2020-2-6 11:44:41 | 显示全部楼层
建議先了解清楚接口進來的是甚麼訊號, FPGA SERDES主要優勢就是它可以設定成多種protocol, 所以大家都喜歡用它來設計,而不用買不同的應用晶片.
发表于 2020-2-8 09:22:43 | 显示全部楼层
有一个经典场景就是大的项目一片FPGA放不下,需要多块FPGA联合验证,这时候跨chip的连线又不够,需要将同一个时钟域的信号做并串转换送出去,接收方用串并转换还原,等于是用performance来换implementation。另一个经典的场景就是在FPGA上做DDR controller,需要用到ODDR,可以用OSERDES实现。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:29 , Processed in 0.017327 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表