在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] synopsis 的HAPS, Synplify , vivado之間是什麼關係? wide_road 2017-10-11 33361 mdy-郭柏荣 2019-7-26 14:37
[求助] 一道笔试题 chang75161 2016-7-10 95489 lianyazhou 2019-7-26 10:35
[资料] vivado2015 2016 license crack  ...23456..12 caoshangfei 2016-6-27 11334527 mnp55 2019-7-26 10:20
[资料] FPGA_数字电子系统设计与开发实例导航  ...23 zxopenwgb 2016-11-3 217388 燕南飞 2019-7-26 08:59
[求助] 求助delay_mode_punit 新人帖 qaz425556449 2019-7-24 12025 qaz425556449 2019-7-25 08:41
[求助] matlab中z域函数运计算相关问题求助 Silerain 2019-7-23 11821 Silerain 2019-7-24 20:26
[求助] FPGA视频源通过GS2972输出SDI显示的问题 新人帖 dqy0582 2019-7-24 02668 dqy0582 2019-7-24 17:45
[求助] chipscope波形数据名不显示 flyamo 2013-12-26 64768 pheman 2019-7-24 16:15
[求助] vivado中寄存器定义的位置不同 综合会报错 Crystal2015 2019-7-23 01731 Crystal2015 2019-7-23 14:53
[求助] 电路中未知态问题 入迷 2019-7-22 23226 gaurson 2019-7-23 14:32
[求助] 各位,请问从FPGA开发转行到ASIC设计或者FPGA原型验证很困难么?谢谢  ...2 lztb 2012-3-29 1410157 zxyglx 2019-7-23 14:12
[求助] sdc2sgdc工具的使用 厚娇07 2019-5-6 94525 放郭 2019-7-23 11:38
[求助] VCS软件error问题!  ...2 HADIST 2013-5-12 1410350 crueler 2019-7-23 10:08
[求助] fpga引脚资源不够用的时候怎么办? - [悬赏 60 信元资产] flyamo 2012-5-31 55388 Crystal2015 2019-7-23 09:50
[讨论] 电路中x态问题请教 新人帖 入迷 2019-7-22 02063 入迷 2019-7-22 16:06
[原创] pcie 的配置项CardBus CIS pointer是个什么配置 ? american007 2019-7-22 12730 pumpkin 2019-7-22 13:44
[求助] 以太网的e_rxd号时钟为1,e_rxd号为0,在线等 fuxiaolicaicai 2019-7-22 01724 fuxiaolicaicai 2019-7-22 11:33
[招聘] 龙芯中科—高薪招聘IC设计、验证、DFT工程师 lssunx 2016-5-26 23411 mmj109 2019-7-22 08:37
[招聘] 龙芯中科—招聘IC设计、验证、DFT设计工程师 lssunx 2016-5-27 12892 mmj109 2019-7-22 08:37
[求助] vivado set up debug问题  ...2 IC.Michael 2018-6-15 169787 IC.Michael 2019-7-20 09:36
[讨论] FFT算法中基的选择  ...23 talanton 2012-5-9 208007 masaka_xlw 2019-7-20 01:20
[转贴] FPGA器件选型研究zz  ...2 eaglelsb 2011-2-9 135846 huangde 2019-7-19 23:20
IC design flow & relevant desing tools!  ...234 cuttlefish 2008-9-28 3814530 huangde 2019-7-19 23:18
[求助] 求 DDRIIP+SRAM 校正设计 新人帖 gtic_load 2019-7-19 01775 gtic_load 2019-7-19 14:00
[原创] verilog实现任意分频比 新人帖 peter861021 2019-7-13 33785 G_yesorno 2019-7-19 12:40
[求助] vhdl的blackbox问题?急啊 xuchaolz 2014-1-25 33610 mnp55 2019-7-18 22:54
[调查] Best tool to code VHDL / VERILOG 新人帖 mnp55 2019-7-18 22679 黑桃ACE 2019-7-18 22:43
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下  ...23456..11 wadezhu 2010-5-2 10740663 mnp55 2019-7-18 21:44
[求助] FPGA design / Digital design 有好书帮助提高吗? not0 2019-5-26 61917 mnp55 2019-7-18 21:42
[转贴] verilog vhdl混合编程 xkxaut0701 2012-11-16 49464 mnp55 2019-7-18 18:16
[招聘] 上海闵行区招聘数字设计模拟设计,公司去年营收过7亿 chrissirhc 2019-5-5 72389 qiu090909 2019-7-18 17:53
[讨论] Ius92 IUS82 patch+license生成器 nazhaahai 2017-2-14 96783 ywic 2019-7-18 09:50
[原创] virtex-5的pcie也不是软核吧? american007 2019-6-26 62235 菲尼克兔 2019-7-17 23:01
[求助] GTX同GTY通信 chaoyangtianxia 2019-7-5 33819 wanghl_beijing 2019-7-17 22:54
[求助] FPGA DSP使用 liujingshu 2019-7-8 11321 wanghl_beijing 2019-7-17 22:49
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-25 06:01 , Processed in 0.033867 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块