EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31125|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 187 188 189 190191192 193 194 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] FPGA时序约束教程 FPGA时序教程 FPGA时序视频明德扬视频	goodbey155 2018-8-21	12378	小明d 2019-7-17 22:29
[求助] vivado下使用DDR4 IP核出错	杨义 2019-7-17	25810	杨义 2019-7-17 21:36
[原创] 移植xilinx的pcie仿真问题？	american007 2019-6-15	41618	ussr88 2019-7-17 10:44
[原创] 某腾讯系深度学习AI相关岗位分享	czp405506 2019-7-16	02269	czp405506 2019-7-16 16:27
[资料] SiI9022A HDMI transmitter	dora12 2016-7-28	33273	mainhand 2019-7-15 21:31
[求助] FPGA做算法需要掌握哪些知识	wangee 2009-12-16	95055	forlogic 2019-7-15 09:22
[求助] 【已解决】verilog中定义的存储空间的初始化问题	ningyuan198 2016-12-23	65187	YYFFLLMMNN 2019-7-15 08:47
[求助] 这个always块中if语句的条件是啥意思？	freebigfish 2019-7-9	32181	freebigfish 2019-7-15 08:40
[转贴] 关于时钟门控的资料	peter861021 2019-7-13	02278	peter861021 2019-7-13 20:15
[原创] Virtex-5 的两个pcie block的关系？	american007 2019-7-2	11852	besarkecil 2019-7-13 15:17
[求助] 修改SDF后仿问题	zhengreat 2019-7-8	22462	kka 2019-7-13 00:31
[求助] 开发ARM单片机需要用FPGA来验证吗？	1151712199 2019-7-11	21563	kka 2019-7-13 00:25
[求助] 请教，在Signal tap中如果要采样全局时钟（即频率最高的时钟），采样时钟怎么设置呢？	hangaofei726 2010-1-19	76088	打回原形 2019-7-11 19:12
[原创] [连接Vivado和Matlab的全自动化操作] ...2 3	yaoguaiws 2013-3-30	2415242	张乐 2019-7-11 16:52
[求助] sta sdf max min delay问题	ever4ever 2019-7-10	12494	七点班车 2019-7-10 23:07
[原创] 急找！请帮忙推荐集成电路设计公司	Panhui1989 2019-7-9	41590	Panhui1989 2019-7-10 09:24
[求助] 求教大神！xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 - [悬赏 500 信元资产] ...2	scratdqy 2015-7-28	179510	荒漠小草 2019-7-9 21:04
[原创] 请教一下，serdes和gtx是什么关系 ...2	lantice0001 2012-2-5	109580	荒漠小草 2019-7-9 21:03
[求助] ISIM仿真过程中信号出现不定态（变红线）	啵啵 2019-5-19	33582	YYFFLLMMNN 2019-7-9 16:25
[求助] 请教一个等式含义	freebigfish 2019-7-1	52386	emperor540 2019-7-9 15:41
[求助] uart ip 设计的时序	z894811350 2019-7-4	71833	emperor540 2019-7-9 15:40
[求助] Designware里的.v文件都是模型文件?	zsj230713 2019-7-4	32196	puxiancheng 2019-7-9 10:06
[求助] ise下的clocking wizard ip仿真没有波形	freebigfish 2019-7-8	22733	freebigfish 2019-7-9 08:46
[讨论] D flip-flop 的电路图	user123random 2019-7-8	03159	user123random 2019-7-8 17:07
[求助] 新手求助各位大神，PCIE设备Link up的问题 - [悬赏 10 信元资产]	adfad1 2019-4-24	56727	pumpkin 2019-7-8 08:44
[求助] multiple cycle约束的用法-某芯片企业面试题 ...2	StephenChan 2019-5-23	113988	轩辕紫冀 2019-7-7 11:30
[求助] TSMC工艺库的使用	yuan12456789 2019-5-29	43750	joey_mao 2019-7-6 16:46
[求助] 请教一下关于触发器的问题	Tsuh2017 2019-7-5	31535	IC.Michael 2019-7-6 08:54
[原创] Misenbo硬件开放实验室	misenbo2019 2019-7-4	21762	misenbo2019 2019-7-5 11:22
[求助] 请教各路高人：已经执行sudo apt-get install lsb-core，再执行lgmrd报lgmrd命令不认识，可能是什...	lierixiahua 2019-5-27	42321	zoe0615 2019-7-4 17:12
[求助] 乘法器的设计	Tsuh2017 2019-7-4	21904	Tsuh2017 2019-7-4 17:04
[招聘] 爱协生---IC前端/FPGA高级工程师 ...2	Cindy888 2019-5-22	106322	Cindy888 2019-7-4 13:59
[求助] 为什么INTEL加速卡的RSA2048签名那么快	snq31418 2019-6-27	22186	snq31418 2019-7-4 12:11
[求助] VIVADO 约束一个差分输出，要求是1.8V	白无常 2019-7-3	25143	白无常 2019-7-3 22:25
[求助] 用quartus13.0 Modelsim 仿真 nco核出现高阻	yuwanyu 2019-6-23	62933	yuwanyu 2019-7-3 22:15

1 ... 187 188 189 190191192 193 194 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31125|排名: 17

快速发帖

浏览过的版块

站长推荐 /1