在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4324|回复: 5

[求助] FPGA中的transceiver是不是里面带个SerDes?

[复制链接]
发表于 2015-6-29 15:20:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT,FPGA中的transceiver收发的是高速串行数据,内部又将其转换为并行数据处理,所以transceiver里是不是必然带个SerDes?而FPGA中单独的SerDes又是怎么回事?各位高手,求解答。
发表于 2015-7-2 10:14:36 | 显示全部楼层
在GT里必然有SerDes,你可以看手册,我看的是ug476,里边讲的是GTX,发送器里有PISO模块,接收器里有SIPO模块;
单独的SerDes也是有的,这个是在一般的IO Bank里,每个IO都对应的有ISERDES和OSERDES,它们是用ILOGIC和OLOGIC实现的,这个具体可以看相关的IO手册,如ug471,在Advanced SelectIO Logic Resources里讲的有。
注:我这里一般的IO Bank是和GT Quad区分的。
发表于 2015-7-5 11:32:43 | 显示全部楼层
SerDes是SerDes,Xilinx里的GTX是GTX,你可以把GTX理解成是Xilinx自己封装处理过的SerDes,把接口开放给用户,不需要你关心具体的实现过程
 楼主| 发表于 2015-7-6 15:09:50 | 显示全部楼层
明白了,谢了各位。
发表于 2018-11-14 16:29:17 | 显示全部楼层
学习中。。。
发表于 2019-8-11 13:39:32 | 显示全部楼层
thanks a lot~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:33 , Processed in 0.022840 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表