在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
寻找《Low Power Design in Deep Submicron Electronics》  ...2 老扁 2005-2-26 1515644 newrfdesign 2019-8-8 15:56
[求助] 多个module RTL转FPGA实现时的需求 hwlyic 2019-7-9 32441 hwlyic 2019-8-8 07:28
[求助] FPGA与MCP2517FD通信 燕南飞 2019-8-7 01754 燕南飞 2019-8-7 21:17
[求助] jesd204 rx 的ILAS序列没有对齐 新人帖 五十度黑 2019-8-7 22243 五十度黑 2019-8-7 19:40
[原创] Xilinx SDaccel 2019.1安装步骤实操 新人帖 ITdama 2019-8-6 12584 loveineda 2019-8-7 16:52
[名词解释]何谓inband, side-band, out of band xnavy 2009-7-31 612318 fxf331 2019-8-7 16:18
[求助] 关于quartus14.1选择verilog语言版本的问题 新人帖 xvb13135 2019-8-2 42382 xvb13135 2019-8-7 15:00
[原创] 问一个困惑很久的问题 YYFFLLMMNN 2019-8-3 52222 YYFFLLMMNN 2019-8-6 15:38
[活动] 【Zynq征文】ZedBoard入手体验--使用Zynq-7000的PS与PL进行交互例程  ...234 gaochy1126 2013-2-28 3617284 starliux 2019-8-6 13:46
[求助] 三段式状态机状态转换不了 NtS 2019-8-5 11800 NtS 2019-8-6 08:02
[求助] DC综合时遇到no path的问题 Felix_ZYF 2019-7-29 32078 snq31418 2019-8-5 18:03
[求助] 求助clock约束如何定义 小水小树 2019-8-5 42186 小水小树 2019-8-5 16:35
[转贴] 明德扬手把手教你设计VGA显示颜色 mdy-郭柏荣 2019-8-5 02968 mdy-郭柏荣 2019-8-5 15:14
[招聘] MCU芯片公司招聘数字模拟经理 15702443998 2019-8-5 02038 15702443998 2019-8-5 14:52
[招聘] 寻找一枚通信IC设计工程师 15702443998 2019-8-5 02016 15702443998 2019-8-5 14:36
[招聘] 知名芯片公司招聘模拟工程师 15702443998 2019-8-5 02013 15702443998 2019-8-5 14:29
[招聘] 上海无线通信芯片公司招聘 15702443998 2019-8-5 02015 15702443998 2019-8-5 10:58
[招聘] 国内知名品牌公司招聘数字设计验证和模拟 15702443998 2019-8-2 22292 15702443998 2019-8-5 09:58
[求助] 如何解决FPGA与AD7903的spi的串口通信 wjq974167103 2019-7-19 21960 freebigfish 2019-8-5 08:38
[其它] 推荐一款XILINX下载器 1069985010 2019-7-19 23115 1069985010 2019-8-5 00:25
[原创] 【毕设分享】基于FPGA设计的数字时钟 毕设(视频 源码) xuehua_12 2018-11-23 42696 fatalkiller 2019-8-3 22:19
[原创] 福州FPGA工程师应届生工资有多少?只有6K吗? lwh. 2019-7-26 63156 YYFFLLMMNN 2019-8-3 14:24
[资料] SystemVerilog_Symposium_2019 新人帖 vantan2710 2019-4-25 82377 cdting 2019-8-3 10:59
[资料] systemverilog_for_design_2nd 305531666 2019-7-1 61994 cdting 2019-8-3 10:41
[求助] 如何在Linux下安裝並破解modelsim10.1.c 新人帖 dreamer180 2019-8-1 21784 thjan65 2019-8-2 23:08
FPGA与88E1111千兆以太网实现—软件2(收发UDP协议序) 精华3  ...2 topggmq 2014-11-27 1910153 荒漠小草 2019-8-2 16:44
[求助] PCIE 接口的参考时钟p/n反了 会影响设备识别么? kangqiaoyibie 2019-7-25 23082 shiyinjita 2019-8-2 15:52
基于FPGA的全数字锁相环设计  ...23456..10 晨光一缕 2009-6-27 9628392 华胥之国 2019-8-2 14:55
[资料] ASIC、ASSP、SoC 和 FPGA之间的区别 shumanjun 2017-7-15 53188 华胥之国 2019-8-2 14:54
[求助] Matlab INCISIVE 混合仿真问题 ? daxueliujisheng 2019-8-2 01762 daxueliujisheng 2019-8-2 14:26
哪位有spartan3的xc3s1500-4fg456c的layout库文件? dinkboy 2004-12-26 12790 fjz0002 2019-8-2 13:48
[求助] verilog的敏感信号列表疑问 freebigfish 2019-8-2 23129 freebigfish 2019-8-2 13:13
[求助] makefile求助 zsj230713 2019-8-2 01770 zsj230713 2019-8-2 09:48
[原创] XILINX的GTX GTP等收发器应用领域有哪些 ? american007 2019-7-20 11397 wanghl_beijing 2019-8-1 22:05
[原创] XILINX_UltraFast™ 设计方法简介 PALLETS 2017-9-14 32251 fenlido 2019-8-1 16:42
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-29 07:20 , Processed in 0.036882 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块