EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 188 189 190 191192193 194 195 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 大家有用Cadence RTL Compiler的吗？	airland 2011-6-22	73762	mp41234 2019-7-28 20:26
[讨论] Cadence RTL Compiler有类似Synopsys Designware的IP库吗 ...2	undead11 2013-9-2	117526	thomask 2019-7-28 08:51
[求助] Cadence RTL Compiler里面flatten design的问题	dragon_shen 2012-9-14	34450	thomask 2019-7-28 08:40
[求助] 为什么cadence RTL compiler会把超前进位加法器综合成行波进位加法器？	he_says 2017-4-7	52655	thomask 2019-7-28 08:35
[求助] synopsis 的HAPS， Synplify ， vivado之間是什麼關係？	wide_road 2017-10-11	33486	mdy-郭柏荣 2019-7-26 14:37
[求助] 一道笔试题	chang75161 2016-7-10	95770	lianyazhou 2019-7-26 10:35
[资料] vivado2015 2016 license crack ...2 3 4 5 6..12	caoshangfei 2016-6-27	11335884	mnp55 2019-7-26 10:20
[资料] FPGA_数字电子系统设计与开发实例导航 ...2 3	zxopenwgb 2016-11-3	217822	燕南飞 2019-7-26 08:59
[求助] 求助delay_mode_punit	qaz425556449 2019-7-24	12116	qaz425556449 2019-7-25 08:41
[求助] matlab中z域函数运计算相关问题求助	Silerain 2019-7-23	11907	Silerain 2019-7-24 20:26
[求助] FPGA视频源通过GS2972输出SDI显示的问题	dqy0582 2019-7-24	02801	dqy0582 2019-7-24 17:45
[求助] chipscope波形数据名不显示	flyamo 2013-12-26	64881	pheman 2019-7-24 16:15
[求助] vivado中寄存器定义的位置不同综合会报错	Crystal2015 2019-7-23	01842	Crystal2015 2019-7-23 14:53
[求助] 电路中未知态问题	入迷 2019-7-22	23428	gaurson 2019-7-23 14:32
[求助] 各位，请问从FPGA开发转行到ASIC设计或者FPGA原型验证很困难么？谢谢 ...2	lztb 2012-3-29	1410449	zxyglx 2019-7-23 14:12
[求助] sdc2sgdc工具的使用	厚娇07 2019-5-6	94799	放郭 2019-7-23 11:38
[求助] VCS软件error问题！ ...2	HADIST 2013-5-12	1410620	crueler 2019-7-23 10:08
[求助] fpga引脚资源不够用的时候怎么办？ - [悬赏 60 信元资产]	flyamo 2012-5-31	55594	Crystal2015 2019-7-23 09:50
[讨论] 电路中x态问题请教	入迷 2019-7-22	02165	入迷 2019-7-22 16:06
[原创] pcie 的配置项CardBus CIS pointer是个什么配置？	american007 2019-7-22	12824	pumpkin 2019-7-22 13:44
[求助] 以太网的e_rxd号时钟为1，e_rxd号为0，在线等	fuxiaolicaicai 2019-7-22	01806	fuxiaolicaicai 2019-7-22 11:33
[招聘] 龙芯中科—高薪招聘IC设计、验证、DFT工程师	lssunx 2016-5-26	23533	mmj109 2019-7-22 08:37
[招聘] 龙芯中科—招聘IC设计、验证、DFT设计工程师	lssunx 2016-5-27	13024	mmj109 2019-7-22 08:37
[求助] vivado set up debug问题 ...2	IC.Michael 2018-6-15	1610138	IC.Michael 2019-7-20 09:36
[讨论] FFT算法中基的选择 ...2 3	talanton 2012-5-9	208271	masaka_xlw 2019-7-20 01:20
[转贴] FPGA器件选型研究zz ...2	eaglelsb 2011-2-9	136120	huangde 2019-7-19 23:20
IC design flow & relevant desing tools! ...2 3 4	cuttlefish 2008-9-28	3814937	huangde 2019-7-19 23:18
[求助] 求 DDRIIP+SRAM 校正设计	gtic_load 2019-7-19	01880	gtic_load 2019-7-19 14:00
[原创] verilog实现任意分频比	peter861021 2019-7-13	33895	G_yesorno 2019-7-19 12:40
[求助] vhdl的blackbox问题？急啊	xuchaolz 2014-1-25	33749	mnp55 2019-7-18 22:54
[调查] Best tool to code VHDL / VERILOG	mnp55 2019-7-18	22831	黑桃ACE 2019-7-18 22:43
[解决] 在RHEL5.4上安装成功Design Compiler 200809 现在给大家分享下 ...2 3 4 5 6..11	wadezhu 2010-5-2	10741765	mnp55 2019-7-18 21:44
[求助] FPGA design / Digital design 有好书帮助提高吗？	not0 2019-5-26	62037	mnp55 2019-7-18 21:42
[转贴] verilog vhdl混合编程	xkxaut0701 2012-11-16	49616	mnp55 2019-7-18 18:16
[招聘] 上海闵行区招聘数字设计模拟设计，公司去年营收过7亿	chrissirhc 2019-5-5	72528	qiu090909 2019-7-18 17:53

1 ... 188 189 190 191192193 194 195 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1