在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 【已解决】verilog中定义的存储空间的初始化问题 ningyuan198 2016-12-23 65243 YYFFLLMMNN 2019-7-15 08:47
[求助] 这个always块中if语句的条件是啥意思? freebigfish 2019-7-9 32226 freebigfish 2019-7-15 08:40
[转贴] 关于时钟门控的资料 peter861021 2019-7-13 02343 peter861021 2019-7-13 20:15
[原创] Virtex-5 的两个pcie block的关系 ? american007 2019-7-2 11909 besarkecil 2019-7-13 15:17
[求助] 修改SDF后仿问题 zhengreat 2019-7-8 22505 kka 2019-7-13 00:31
[求助] 开发ARM单片机需要用FPGA来验证吗? 1151712199 2019-7-11 21606 kka 2019-7-13 00:25
[求助] 请教,在Signal tap中如果要采样全局时钟(即频率最高的时钟),采样时钟怎么设置呢? hangaofei726 2010-1-19 76134 打回原形 2019-7-11 19:12
[原创] [连接Vivado和Matlab的全自动化操作]  ...23 yaoguaiws 2013-3-30 2415474 张乐 2019-7-11 16:52
[求助] sta sdf max min delay问题 ever4ever 2019-7-10 12541 七点班车 2019-7-10 23:07
[原创] 急找!请帮忙推荐集成电路设计公司 Panhui1989 2019-7-9 41630 Panhui1989 2019-7-10 09:24
[求助] 求教大神!xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 - [悬赏 500 信元资产]  ...2 scratdqy 2015-7-28 179704 荒漠小草 2019-7-9 21:04
[原创] 请教一下,serdes和gtx是什么关系  ...2 lantice0001 2012-2-5 109666 荒漠小草 2019-7-9 21:03
[求助] ISIM仿真过程中信号出现不定态(变红线) 啵啵 2019-5-19 33619 YYFFLLMMNN 2019-7-9 16:25
[求助] 请教一个等式含义 freebigfish 2019-7-1 52435 emperor540 2019-7-9 15:41
[求助] uart ip 设计的时序 z894811350 2019-7-4 71877 emperor540 2019-7-9 15:40
[求助] Designware里的.v文件都是模型文件? zsj230713 2019-7-4 32244 puxiancheng 2019-7-9 10:06
[求助] ise下的clocking wizard ip仿真没有波形 freebigfish 2019-7-8 22785 freebigfish 2019-7-9 08:46
[讨论] D flip-flop 的电路图 user123random 2019-7-8 03181 user123random 2019-7-8 17:07
[求助] 新手求助各位大神,PCIE设备Link up的问题 新人帖 - [悬赏 10 信元资产] adfad1 2019-4-24 56853 pumpkin 2019-7-8 08:44
[求助] multiple cycle约束的用法-某芯片企业面试题  ...2 StephenChan 2019-5-23 114075 轩辕紫冀 2019-7-7 11:30
[求助] TSMC工艺库的使用 新人帖 yuan12456789 2019-5-29 43810 joey_mao 2019-7-6 16:46
[求助] 请教一下关于触发器的问题 Tsuh2017 2019-7-5 31574 IC.Michael 2019-7-6 08:54
[原创] Misenbo硬件开放实验室 新人帖 misenbo2019 2019-7-4 21814 misenbo2019 2019-7-5 11:22
[求助] 请教各路高人:已经执行sudo apt-get install lsb-core,再执行lgmrd报lgmrd命令不认识,可能是什... lierixiahua 2019-5-27 42354 zoe0615 2019-7-4 17:12
[求助] 乘法器的设计 Tsuh2017 2019-7-4 21945 Tsuh2017 2019-7-4 17:04
[招聘] 爱协生---IC前端/FPGA高级工程师  ...2 Cindy888 2019-5-22 106470 Cindy888 2019-7-4 13:59
[求助] 为什么INTEL加速卡的RSA2048签名那么快 snq31418 2019-6-27 22215 snq31418 2019-7-4 12:11
[求助] VIVADO 约束一个差分输出,要求是1.8V 新人帖 白无常 2019-7-3 25223 白无常 2019-7-3 22:25
[求助] 用quartus13.0 Modelsim 仿真 nco核 出现高阻 yuwanyu 2019-6-23 62989 yuwanyu 2019-7-3 22:15
[求助] ISE综合时UCF文件报错  ...2 fuxiaolicaicai 2019-5-19 174668 SuperJourney 2019-7-2 19:23
IC design and verification MSN group ----wish you to join us ljxpjpjljx 2008-7-3 43830 kuma13 2019-7-2 10:31
[求助] 求教关于quartusii 拼接、移位操作符综合后对应的电路 新人帖 nabois 2019-7-1 31612 13hope 2019-7-2 00:49
[求助] 请问大唐移动的芯片前端设计岗怎么样? 陌路烟云 2019-7-1 01450 陌路烟云 2019-7-1 16:48
[求助] 求助ADS42LB69器件采样代码的问题 新人帖 christeas 2019-6-26 53327 christeas 2019-7-1 10:44
[求助] FPGA转数字前端的前辈多不多,求经验求分享 jackwei1987 2018-8-26 94503 陌路烟云 2019-7-1 09:26
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 05:16 , Processed in 0.032645 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块