DC综合时遇到no path的问题

Felix_ZYF · 发表于 2019-7-29 11:33:08

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠，遇到一个问题如下：
CLK_IN经过一个2分频得到CLK_DIV2
create_clock CLK_IN
create_generate_clock CLK_DIV2
set_clock_groups {CLK_IN, CLK_DIV2}

有一个reg从CLK_IN domain DFF1/Q输出，传入CLK_DIV2 domain DFF2/D

但是在DC综合完后，想看 DFF1/CK -> DFF2/Q 这条path的timing：
report_timing -from CLK_IN -to CLK_DIV2时，结果是no path
report_timing -to [get_pins DFF2/Q]，结果只有从DFF2/CK到DFF2/Q的timing，而且还报了path is unconstraint

请教是否DC没有对 DFF1/CK -> DFF2/Q 这条path做timing约束呢？
如何才能做正确约束？

watertree · 发表于 2019-8-3 08:16:51

CLK_DIV2 generate时没写全了？

qiu090909 · 发表于 2019-8-5 17:56:34

有报啥EERRO或是Warning吗？

snq31418 · 发表于 2019-8-5 18:03:52

1. 命令补全试试， report_timing -from [get_clcoks CLK_IN] -to [get_clocks CLK_DIV2]
2. reg/Q不是endpoint，试试reg/D

[求助] DC综合时遇到no path的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2