在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21876|回复: 96

基于FPGA的全数字锁相环设计

[复制链接]
发表于 2009-6-27 14:08:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
清华的一遍论文,有代码(VHDL)

基于FPGA的全数字锁相环设计.pdf

291.28 KB, 下载次数: 798 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-6-27 23:08:40 | 显示全部楼层

thanks for sharing

thanks for sharing
发表于 2009-6-28 07:48:41 | 显示全部楼层
谢谢共享
发表于 2009-7-7 15:59:36 | 显示全部楼层
谢谢楼主分享!
发表于 2009-7-7 17:11:03 | 显示全部楼层
不会随便找篇论文贴上吧
发表于 2009-7-8 10:39:07 | 显示全部楼层

44

Thanks for sharing -----
发表于 2009-8-30 12:33:56 | 显示全部楼层

这个论坛真的有很多好书和资料,好

这个论坛真的有很多好书和资料,好
发表于 2009-9-4 13:39:19 | 显示全部楼层
四处寻找的东西,找你找得好辛苦,希望不要令我失望!
发表于 2009-9-19 00:50:04 | 显示全部楼层
VERY GOOD STUFF, THX
发表于 2009-9-21 15:27:55 | 显示全部楼层
赞一个
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 00:29 , Processed in 0.024985 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表