RTL层可以从哪些方面提高系统频率？

anychao · 发表于 2012-9-2 13:31:27

您需要登录才可以下载或查看，没有账号？注册

x

请问各位，在RTL层（包括用DC优化）层如何提高系统时钟频率？除了插流水和并行处理
另外，如果使用DC优化，怎样加约束呢，或者怎样设置，先拜谢了！

meteoryzy · 发表于 2012-9-3 09:34:10

回复 1# anychao

方法就是这两个，至于DC建议还是看一些教程，

chenfengrugao · 发表于 2012-9-3 10:23:28

回复 2# meteoryzy

学习下，谢谢

duan_dzj · 发表于 2012-9-3 15:58:08

学习学习

hqhjj · 发表于 2012-9-3 18:35:54

组合逻辑路径尽量做短

fxty · 发表于 2012-9-3 19:00:31

学习了，谢谢分享

cleveland2002 · 发表于 2012-9-5 10:49:24

有兴趣，学习，学习。

wypgilbert · 发表于 2012-9-5 10:51:28

其实中心思想就是把组合逻辑的logic depth尽量的减小。

jumphigh1987 · 发表于 2012-9-6 08:23:27

或者在使用更先进的工艺库

xaaa001 · 发表于 2012-9-9 01:09:33

回复 1# anychao

这些设置都是次要的

主要的还是根据需要的频率，写出适当延迟的代码！

[求助] RTL层可以从哪些方面提高系统频率？