|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
参考文献赛灵思《UG474》
本内容针对FPGA底层结构CLB进行阶段性总结和介绍。上述文章还在读,会继续总结。欢迎批评指正
(因为一些英语不知道怎么翻译过来更合适就直接英文替代了)
(1)一个CLB包括两个slices
(2)7系列fpga中的LUT可以配置为一个具有一个输出的6输入LUT,也可以配置为两个具有独立输出但通用地址或逻辑输入的5输入LUT。
(3)一个slices包括4个6输入的LUT、8个触发器、multiplexers 和arithmetic carry logic 。
(4)Four flip-flops per slice (one per LUT) can optionally be configured as latches.在这种情况下,剩下的4个触发器不能再使用。
(5)大约2/3的slices(切片)是作为逻辑切片(SLICEL),剩下的是作为SLICEM,SLICEM把LUTs作为分布式的64bit的RAM或32bit的移位寄存器(SRL32)或是是两个SRL16。(现代合成工具利用了这些高效的逻辑、算术和内存特性。)(专家设计人员也可以实例化它们。)
(6)和7系不同,Spartan-6 FPGA中含有 SLICEX
(7)每个7系列FPGA片包含4个lut和8个触发器;只有SLICEMs可以使用它们的LUTs作为分布式RAM或srl
(8)一个CLB包括两个slices,一个slice在CLB的底部的左侧,另一个在CLB的顶部得右侧。这两个slices没有直接连接, each slice is organized as a column. Each slice in a column has an independent carry chain.
(9)Figure 2-2: Row and Column Relationship between CLBs and Slices
(“X”后面跟一个数字,表示每一个切片在一对中的位置以及切片的列位置。“X”数从序列0,1的底部开始计数片(第一个CLB列);2,3 (第二个CLB); )
(“Y”表示一行片。这个数字在CLB中保持不变,但是从底部开始,按顺序从一个CLB行到下一个CLB行计数。)
(10)Table 2-1: Logic Resources in One CLB
(Table 2-1 summarizes the logic resources in one CLB)
(11)Every slice contains:Four logic-function generators (or look-up tables)、Eight storage elements、Wide-function multiplexers、Carry logic。所有片都使用这些元素来提供逻辑、算术和ROM功能 某些片(SLICEM)支持两个附加功能:使用分布式存储数据 RAM和32位寄存器的移动数据。
(12)Figure 2-3: Diagram of SLICEM
(13)Figure 2-4: Diagram of SLICEL
(14)一个CLB包含 SLICEL 或者一个CLB包含一个 SLICEL 和一个 SLICEM.
(15)7系的一个LUT中有六个输入(A1-A6),两个输出O5,O6.
(16)一个slice中有四个LUT用A,B,C,D来表示
(17)A six-input function uses:• A1-A6 inputs• O6 output
(18)Two five-input or less functions use:• A1–A5 inputs• A6 driven High• O5 and O6 outputs
|
|