在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2713|回复: 2

[求助] systemverilog中import可综合吗?

[复制链接]
发表于 2019-7-25 16:31:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
代码里这么写的:
module aaa
  import  def_types::*;
(
   ...
);
我拿dc综合里了一下,报Syntax error at or near token 'import'. (VER-294)
是不是import语句不可综合?
 楼主| 发表于 2019-7-25 17:41:44 | 显示全部楼层
知道了,读文件时读的verilog,所以报这个错误
发表于 2019-12-8 18:49:04 | 显示全部楼层
后缀改成sv
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:26 , Processed in 0.014554 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表