设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › fpga中如果用一个计数器来实现时序控制是否可行？ ...

返回列表发新帖

查看: 1867|回复: 1

[原创] fpga中如果用一个计数器来实现时序控制是否可行？

发表于 2020-2-16 12:16:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 american007 于 2020-2-16 12:44 编辑

请教大家，FPGA 内的状态机内部是怎么个机制呢？就是用HDL语言写的状态机代码会在fpga上实现成什么？RAM+逻辑电路的组合吗？
如果直接定义一个计数器，当计数值等于某值的时候去执行某个动作是否可行？

回复

使用道具举报

发表于 2020-2-16 14:47:30 | 显示全部楼层

状态机本质上也是个计数器

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-24 13:33 , Processed in 0.009792 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表