设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › fpga中如果用一个计数器 来实现时序控制是否可行 ？ ...
返回列表 发新帖
查看: 1826|回复: 1

[原创] fpga中如果用一个计数器 来实现时序控制是否可行 ？

[复制链接]
american007
发表于 2020-2-16 12:16:56 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 american007 于 2020-2-16 12:44 编辑

请教大家，FPGA 内的状态机内部 是 怎么个机制呢 ？就是用HDL语言写的状态机代码会在fpga上实现成什么 ？RAM+逻辑电路的组合吗 ？
如果直接定义一个计数器 ，当计数值 等于某值的时候去执行某个动作是否可行 ？
回复

举报

rvisk
发表于 2020-2-16 14:47:30 | 显示全部楼层
状态机本质上也是个计数器
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-16 05:33 , Processed in 0.013744 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表