在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3961|回复: 6

[求助] Sigma-delta 与CIC数据处理问题

[复制链接]
发表于 2012-2-6 22:05:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位好:
在我的设计中,sigma-delta采用一位量化,比较器输出为±1,比较器后面接的是FPGA实现的CIC滤波器,但FPGA中处理的数据是1和0.

那我是不是应该将比较器的输出±1,当做两位的数据输入,+1当做01,-1当做11  ?

还有。系统级设计中  滤波器的通带纹波、祖带纹波怎么确定?  

谢谢了。

PS   各位有没有例子共小弟参考?孤军奋战,也不知道自己做的对不对。
发表于 2012-2-7 09:13:17 | 显示全部楼层
可以用补码的形式表示。 CIC FILTER要看你的降采样系数是多少了。一般用比SIGMA-DELTA 调制器阶数多一级就可以较好实现抽取。一般CIC FILTER后再加一级 FIR 补偿滤波器,可以减少CIC在通带的衰减。
发表于 2012-2-7 09:34:35 | 显示全部楼层




    你可以这样想,1比特量化,比较器输出是-1和1,这在前级只是表示当前值比量化台阶小还是大,是逻辑意义而不是纯数学意义。所以对于1比特量化你将主需要做下电平转换,当成0,1来用就好了,神马是1比特量化,逻辑上就是0,1。
  对于降采样系统,通行的做法是做两级,一级半带滤波,一级cic,至于滤波器参数选择,主要根据你的系统设计目标,信噪比和降采样级数,信噪比决定你的通带文波和阻带衰减,滤波器级数分配决定你如何分配合理的过渡带。
 楼主| 发表于 2012-2-7 14:59:59 | 显示全部楼层
回复 3# t87829472


    谢谢你的回答。

那我在系统设计滤波器中,我是直接将CIC接在比较器后面的。在系统设计里面,CIC里面的算法是将1和-1进行叠加然后降采样滤波的,用scope观察波形和原模拟信号输入一致——仅仅是幅值一致,频率还要后续的半带滤波降采样才能一致。

如果我把-1当成0.那在CIC中,算出的数据就和原模拟信号 幅值不一致了。

(不知道是不是我的系统仿真里面有错?不过按理说,输出+1 和 -1是逻辑上的变化,不是数学上的意义,但经过CIC后怎么又会恢复成原来的模拟信号呢?)我Q734497581 
发表于 2012-4-23 11:36:51 | 显示全部楼层
回复 4# wanglscool


    178439927我QQ···一起讨论··我也在搞这个哈!!!你QQ加不了啊!!!!
发表于 2012-4-23 11:39:15 | 显示全部楼层
回复 4# wanglscool


    兄弟···我也是遇到这个问题啊,你QQ加不了啊!!!
发表于 2020-3-24 18:01:09 | 显示全部楼层
I am just learning too ~!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 05:24 , Processed in 0.032107 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表