在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7732|回复: 11

[求助] 真正的数字IC开发还是在用quartus吗??

[复制链接]
发表于 2017-9-3 17:48:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
由于小弟相进入集成电路行业,做一名硅农。。之前只是一直在用FPGA 开发一些东西。不知道数字前端写verilog,包括综合、布局布线、时序分析还是在用quartus II 这类EDA 工具吗??
发表于 2017-9-3 21:27:03 | 显示全部楼层
quartus, ISE,vivado这类工具是做FPGA开发的。
如果是做数字IC芯片设计的话,主要是这些工具:vim(写代码);nlint(规则检查);VCS,NCsim(仿真);Verdi(Debug);DC(综合);PT(时序分析);ICC,Encounter(布局布线);等等。。。。
发表于 2017-9-3 22:05:16 | 显示全部楼层
各种工具等着你
发表于 2017-9-4 06:56:16 | 显示全部楼层
NIce Info... THanks so much
发表于 2017-9-4 08:31:53 | 显示全部楼层
quartus这类工具是做FPGA开发的。
发表于 2017-9-4 09:52:11 | 显示全部楼层
看来做前端设计比做FPGA开发要学的工具多很多啊。。
发表于 2017-9-4 10:58:19 | 显示全部楼层
也想知道数字设计前端主要用的软件是什么?怎么将Verilog写成的代码转换成版图
发表于 2017-9-4 12:01:16 | 显示全部楼层
都得学!!!!!
 楼主| 发表于 2017-9-11 23:28:20 | 显示全部楼层
回复 2# 彳亍


    谢谢指导,谢谢
发表于 2017-9-27 11:21:40 | 显示全部楼层
FPGA和asic还是有很多不同,把FPGA移植到asic很很多工作要做,不管是资源划分还是代码重编等等,需要大量工作。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 04:21 , Processed in 0.027965 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表