初学异步fifo，问个设计问题，欢迎讨论~

the_rebrith

最近在学习Cliff Cummings的那篇关于异步fifo的paper，感觉讲的很好，自己也试着写了下verilog，基本都能写下来。不过有一点不太懂，就是paper里面有一个叫winc的输入（write端的increment），从block diagram看，这个winc是负责write clock enable的开启的，并且也是write端的输入，但是这个winc是怎么生成的呢？ 也就是说，是什么信号来控制winc的呢？这点paper里在最后提到了，但我也没有明白作者的意思。
下面这是block diagram


作者原文结尾有关winc这个信号是这样说的：

Full flag detection - the first version of this paper sent the full flag back to the sending logic, which meant that the sending logic had to use the full flag to generate the winc signal (used to enable memory writes) using combinational logic. The updated version of this FIFO design shows that the full signal is also sent to the FIFO memory to help determine if the memory should be written. This modification allows the full signal in the FIFO design and the winc signal from the sending logic to both be registered, which is a good design and synthesis coding practice, plus it simplifies the sending logic required to generate the winc signal. The updated block diagram can be seen in Figure 5.

先请教论坛各位大神们这个问题。我还有一个关于n-bit dual gray code的问题，也是关于这片paper的，会继续请教。

这里是paper下载：
Paper_async_fifo.pdf (305.19 KB, 下载次数: 51 )

2015-10-16 13:14 上传

点击文件名下载附件
异步fifo_Cummings

老阮

写使能啊，首先FIFO不能是满的，其次输入必须有写的request。

南宫恨

一般外面会在有一个握手的模块，根据你输出的full 和empty 产生读写使能

coyoo

应该是告诉模块什么时候有写数据，否则写就必须一直有效，或一直无效。

南宫恨

我之前做过的是，如果非满，就一直请求写数据，当data和data_valid来的时候，用data_valid & (!full)作为winc

haiyi198712

FIFO状态吧

haiyi198712

这本书不错

the_rebrith

回复 2# 老阮


    谢谢老阮！ 也就是说winc是外部喂进来的信号对吧？ 这样的话我这个fifo的toplevel应该是不包括winc的生成的了。

the_rebrith

回复 3# 南宫恨


    handshake应该是异步fifo里用来同步写指针和读指针的一个办法吧？ 我的RTL用的不是握手，而是paper里的用两个flop的方法（wclk去同步写指针，rclk去同步读指针）。您说的握手具体是什么意思？

the_rebrith

回复 5# 南宫恨


    OK，我大概明白了这个框架。您做的这部分还有源码留着吗？不知道能不能学习下，截取一段就可以，不需全部。
yty_yty@126.com