异步FIFO读写验证数据问题

li869725671 · 发表于 2015-11-8 14:02:15

您需要登录才可以下载或查看，没有账号？注册

x

诸位怎么检测异步FIFO输入和输出的数据是没有差错的啊，以自加计数器输入为例子吧

z894811350 · 发表于 2015-11-10 15:24:53

直接modelsim不就可以了么！！！

南宫恨 · 发表于 2015-11-10 07:23:48

回复 7# li869725671

那还用什么ram，tb里面写个大的数组就够了

li869725671 · 发表于 2015-11-9 21:53:14

回复 6# 南宫恨

仿真啊，，，可综合的，，

南宫恨 · 发表于 2015-11-9 14:12:03

回复 5# li869725671

你是做FPGA验证？还是仿真？

li869725671 · 发表于 2015-11-9 13:43:43

回复 2# 南宫恨

有道理，我试试写入片内RAM 中，然后在对比。谢谢

li869725671 · 发表于 2015-11-9 13:42:43

回复 3# coyoo

我需要利用数据比较的结果，所以不能只是管擦他们的结果。谢谢您的解答。

coyoo · 发表于 2015-11-9 13:30:10

用调试工具直接拉出来看，比如altera使用SignalTap II

南宫恨 · 发表于 2015-11-9 08:17:31

把写入的数据存到大数组里，每次读出一个就顺序比较一个，比较一段以后，不给写数据，只读，排空fifo，就完全比较了

[原创] 异步FIFO读写验证数据问题