大家认为一个合格的前端设计应该具备什么样子的能力

风释怀

大家认为一个合格的前端设计应该具备什么样子的能力，掌握什么方面的知识呢？

工大鱼肉

良好的coding style，没有语法错（或是有错能立刻找出来）。异步不错，可综合，不坑后端。别人也要能够好改你的设计。能把别人不好的coding style改成容易看懂的。
会使用verdi和emacs（或者其他编辑器）的verilog模式。会使用vcs或者irun，能够独立建环境。知道nlint用法，至少能看懂log
该用mem或是reg的地方清楚
懂1-2个常用的中型IP（十万门以上，会使用和整合，例如以太网/ddrc/emmc/usb/），初步了解协议
常用低速外设接口都懂，能够独立设计。外设与片外设备带有线延迟时，知道能够稳定通信的办法
老板分配任务，给要求，能够大概估算出来工期和面积速度（还有你能不能做下来）
稍微懂点软硬件接口
知道常用片内总线的时序（axi-lite，apb等），能够设计简单的master和slave，至少精通一个（burst时不会产生性能问题）
timing不够会想办法（改算法/改电路结构/改时序约束）。FPGA资源不够，会想办法。
状态机和异步fifo用法
懂点syn/lec/sta流程，越懂越好
英文和啃英文规范的能力越强越好，能看懂和写清楚文档
能和软件的人描述清楚你这模块都咋用
稍微懂点uvm，被dv或是fpga验证出问题能找到问题。不好找的问题，要能够想办法找到问题
如果需要做算法，需要了解下有符号数用法，乘除法常用方法/技巧
如果需要做控制流程，多画画状态机，多看看设计要求
大概这些？

风释怀

顶顶

风释怀

工大鱼肉 发表于 2020-4-20 22:41
良好的coding style，没有语法错（或是有错能立刻找出来）。异步不错，可综合，不坑后端。别人也要能够好改 ...

我感觉DC是不是应该很懂才可以

风释怀

顶顶。。。各位大佬来发表一下自己的看法啊。。

风释怀

顶顶。。。各位大佬来发表一下意见啊。

dodoee

工作3-5年的IC设计师： 精通verilog ，熟练掌握常用的模块及协议，IIC ，uart ，spi ，usb 等；
                                  熟悉DC ，PT 等工具 ，和后端工程师合作；
                                  验证环境的搭建 ，FPGA 等 都要会；
                                 soc 设计懂越多越好；
5年以上： 应该有自己的方向 ，SOC ，ASIC 系统设计，CPU 设计 ---> 熟悉软硬件系统，横向发展--->如果自己有创新的想法，申请专利， 创业,融资 ---> 逐步引领下一代芯片设计，包括软硬件系统设计，产品原型，打造自己的生态链--->打破intel, ARM ,apple ,google，高通的垄断 ---->走上人生巅峰 ，超越乔布斯，成就一代传奇;

风释怀

dodoee 发表于 2020-4-25 09:18
工作3-5年的IC设计师： 精通verilog ，熟练掌握常用的模块及协议，IIC ，uart ，spi ，usb 等；
          ...

哈哈，感觉这想法属实不错。我司现在后端做的不多，自己对dc有一定的了解，但是没有在比较大的案子实践过。其他的到都还好。对软硬件，fpga都有一定的了解。Soc也做的还可以，感觉现在在我司到了一个瓶颈，不知道该怎么继续往下走了。毕竟我司属于创业公司，技术积累没那么深。

风释怀

掌握系统的划分:功能定义,资源分析,结构划分等体系结构上的知识.
掌握关于低功耗,高速度,低面积相关的设计理念
熟悉或掌握系统仿真平台的搭建:前仿真,后仿真和atpg仿真等仿真平台的扩充性和兼容性的知识,仿真一定是一大块了.
熟悉或掌握集成电路前后端设计流程:前端和后端设计接口及影响和前后端工具的接口及影响
除.lib,.v外还应掌握,SDF/SPEF/DSPF/RSPF等数据结构
熟悉或掌握你所有用的厂家工艺的工艺特性.
掌握形式验证工具.
掌握静态时序分析工具的使用:比如如何保证你利用静态时序分析分析通过的设计,流片回来时序一定正确.
掌握perl语言,shell,makefile语言
摘抄的。

awangsong2012

工大鱼肉 发表于 2020-4-20 22:41
良好的coding style，没有语法错（或是有错能立刻找出来）。异步不错，可综合，不坑后端。别人也要能够好改 ...

谢谢写这么多，很棒