设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA时钟端口引不出来

返回列表发新帖

查看: 2234|回复: 1

[求助] FPGA时钟端口引不出来

发表于 2020-5-23 19:59:22 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

如图，ila的抓取时钟的波形一直是0，不知道哪里有问题，唯一的点就是我在设置debug的时候总是要重新设置时钟域，不知道是不是因为这个

QQ图片20200523194834.png

QQ图片20200523194850.png

回复

使用道具举报

发表于 2020-5-23 21:51:33 | 显示全部楼层

整个更快的时钟来抓（快3～4倍及以上。）

推荐个课：https://ke.qq.com/course/package/24207?tuin=64ce5e2a

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-24 01:29 , Processed in 0.015160 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表