在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2500|回复: 2

[求助] DC partion 问题

[复制链接]
发表于 2020-5-22 14:47:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
逻辑综合时,需要partion,在对各个block 进行综合时,各个block 的set_load , fanout 怎么预估
求大神指点
发表于 2020-5-22 15:01:22 | 显示全部楼层
set_load/fanout功能类似,都是预估capacitance的大小。如果是IC内部逻辑,直接选择一个推力X4的BUF的输入端的capacitance就行。如果是IO逻辑,这个就得看外接芯片的datasheet了。
更重要的是预估partition的input/output delay,这个更影响timing。

推荐个数字IC设计入门课:https://ke.qq.com/course/package/24207
回复 支持 反对

使用道具 举报

发表于 2020-5-22 22:07:31 | 显示全部楼层
本帖最后由 omityoung 于 2020-5-22 23:40 编辑

目前我也在学 hierarchy。我也不知道dc如何处理blackbox
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 01:28 , Processed in 0.013624 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表