设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › a=!(b)与a=!(|b) 有什么区别， verilog
12
返回列表 发新帖
楼主: bandit

[讨论] a=!(b)与a=!(|b) 有什么区别， verilog

[复制链接]
sghgfmu
发表于 2010-5-15 12:57:09 | 显示全部楼层
受教了哈
回复 支持 反对

使用道具 举报

发表于 2014-7-22 12:27:50 | 显示全部楼层
回复 1# bandit

‘|’ 在verilog里面是reduce operation 就是缩减运算。|b=b(1)|b(2)|b(3)|……|b(n);这样讲明白了吧。
回复 支持 反对

使用道具 举报

habc987
发表于 2014-7-23 22:50:12 | 显示全部楼层
受教了
回复 支持 反对

使用道具 举报

发表于 2014-8-13 03:33:26 | 显示全部楼层
做以下仿真
回复 支持 反对

使用道具 举报

发表于 2020-7-20 15:41:52 | 显示全部楼层
谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 16:52 , Processed in 0.012675 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表