EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31180|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 162 163 164 165166167 168 169 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 基于VHDL的任意位宽译码器设计	dai00kk 2020-7-26	02732	dai00kk 2020-7-26 15:37
[原创] VHDL在行为级描述任意位宽编码器	dai00kk 2020-7-26	02780	dai00kk 2020-7-26 15:33
[原创] 基于VHDL的任意位宽或门设计	dai00kk 2020-7-26	02635	dai00kk 2020-7-26 15:23
[求助] 推荐几本关于数字IC设计的书籍	荆雪伊人 2015-8-5	43750	出尘入世 2020-7-26 13:52
[原创] VCS软件报错，请求帮忙	atlandis 2015-7-30	410157	出尘入世 2020-7-26 13:46
[求助] 有没有人用过verilog 概率分布函数	chanon 2010-5-31	95868	出尘入世 2020-7-26 13:33
[求助] PnR网表后仿中Hierarchy_Port逻辑不一样	关森陌 2020-7-24	22202	出尘入世 2020-7-26 13:16
[求助] 跨时钟域的接口电路设计问题	vikingswu 2020-7-25	32475	出尘入世 2020-7-26 13:08
[原创] 新手求问RS并行编码怎么实现？	影歌 2020-7-25	12540	newliujian 2020-7-25 23:29
请教各位高手，如何用两个D触发器来实现一个三分频电路 ...2	windshl 2006-8-15	1735406	pansycc 2020-7-24 17:32
脉冲同步器怎样分析？为什么能实现慢采快异步信号的传输？	lling65 2007-3-29	56343	iNostory 2020-7-24 17:11
[原创] FPGA生成bitfile问题	夏尔 2020-7-24	32780	hanyusky10 2020-7-24 13:51
[求助] 关于auroraIP核例化问题 ...2	我不懂我不懂 2014-7-28	139086	cracker 2020-7-24 09:44
[求助] 请教：FPGAbin文件固化和bit文件烧写现象不一致	CC1991 2020-4-22	23860	CC1991 2020-7-23 10:53
[讨论] MCU总线结构中关于cache的问题 ...2	mysoul 2020-7-15	147048	mysoul 2020-7-23 10:50
[讨论] 关于SGMII接口实现千兆以太网	西南山谷 2017-2-22	35794	BruceLone 2020-7-22 22:12
[资料] icc2 cts好文件	satyaneos 2020-7-22	04060	satyaneos 2020-7-22 14:18
[原创] 找高级芯片设计工程师帮我设计下这个产品，产品原理图如下 ...2	wei5699 2020-6-5	197021	wei5699 2020-7-22 09:34
[原创] 综合中报warning	段岑林 2020-7-21	02688	段岑林 2020-7-21 21:13
[原创] dc_shell > 执行read_lib 错误 check the installation of library compiler ...2	52927605@qq.com 2018-2-2	106296	stupidly 2020-7-21 19:31
集成电路制造工艺--北京大学.ppt ...2 3 4 5	wowo0128 2008-4-2	4816571	mixasic 2020-7-21 09:19
[原创] 求助！！！	Mr.LiTian 2020-7-21	03153	Mr.LiTian 2020-7-21 00:08
[讨论] a=!(b)与a=!(\|b) 有什么区别， verilog ...2	bandit 2010-4-2	1410202	西南山谷 2020-7-20 15:41
[求助] xilix vivado 开发软件中各个软件有什么区别？	evilfool911 2020-7-19	02557	evilfool911 2020-7-19 21:26
[求助] 关于altera 中PLLip的配置问题	nm2012 2020-7-19	02407	nm2012 2020-7-19 13:32
[求助] ALTERA关于FPGA PCIE写事务	shangdim0 2016-3-1	53115	固执的寻觅 2020-7-18 20:29
[原创] modelsim仿真出现内存不足的警告怎么解决 - [悬赏 20 信元资产]	lbzhu 2020-7-17	13366	himingway 2020-7-18 01:18
[求助] 组合逻辑毛刺的问题	mysoul 2020-7-1	84019	mysoul 2020-7-17 10:05
[求助] 如何对某知识进行深入学习？	西西在冰城 2015-10-8	93284	西西在冰城 2020-7-16 09:24
[求助] 带选择的2输入D触发器时序电路分析问题请教	yjj_123 2020-7-12	22404	asic_service 2020-7-15 16:49
[招聘] 数字芯片前端设计	春虫虫 2020-7-15	02667	春虫虫 2020-7-15 14:12
[原创] M8051 8-BIT MICROCONTROLLER - [阅读权限 255] ...2 3 4 5	LoktikVJ 2009-2-28	448034	zenghongyan 2020-7-15 14:10
[求助] ISE12.4不能调用synplify201009 ...2 3 4	ltx20000 2010-12-27	3622769	qww634872760 2020-7-14 15:15
[求助] Xilinx官网下载VIVADO，登录拒绝，该怎么下？	一语奔驰 2016-1-2	44420	zzj0329 2020-7-14 12:42
[求助] 求教vivado工程中如何使用xil_defaultlib.D_flipflop	freebigfish 2020-7-11	27788	freebigfish 2020-7-14 08:46

1 ... 162 163 164 165166167 168 169 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31180|排名: 14

快速发帖

浏览过的版块

站长推荐 /1