4bit分数时钟分频器设计

easyfuse · 发表于 2020-10-5 21:23:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在设计的时候发现自己一开始写的时钟分频器有问题。此分频器有12bit的Mantissa，代表分频系数中的整数部分；4bit的Fraction，代表分频系数的小数部分，且每个值表示的实际值为Fraction*1/16=Fraction * 0.0625。例如Mantissa=0x003, Fraction=0x2，表示的分频系数为3.125。我之前已经设计出了大于等于2的分频，并且实现了均匀混频。但是分频系数介于1-2暂时没有特别好的思路，不知道有没有做过的高人指点一下。非常感谢！

easyfuse · 发表于 2020-10-6 13:37:11

目前是暴力解决的。（手动定义啥时候不让clk通过）

easyfuse · 发表于 2020-10-8 16:52:55

哈哈哈我自己写出来了！其实蛮简单的！

[求助] 4bit分数时钟分频器设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2