EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 158 159 160 161162163 164 165 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 数字芯片岗工作是干啥的	Tsuh2017 2019-6-4	42864	sgt 2020-8-16 19:58
[讨论] ASIC跟SOC有什么不一样呢	lalala. 2019-6-8	64358	sgt 2020-8-16 19:56
[求助] CPU与FPGA通过PCIe数据传输问题	wyli 2019-9-7	53803	sgt 2020-8-16 18:48
[求助] 海思团队怎么样	alexduan 2019-9-2	52829	sgt 2020-8-16 18:46
[原创] 移位寄存器问题	IR888 2019-9-12	62711	sgt 2020-8-16 17:36
[求助] 刚刚从事后端设计想知道ddc和sdc的详细区别	mcleizi 2020-1-7	75945	sgt 2020-8-16 17:23
[求助] 受到三份0ffe都是数字IC设计岗求大家推荐	卑尔根的冬天 2020-3-24	105250	sgt 2020-8-16 17:21
[原创] 在公司如何提升自己	夏尔 2020-3-25	72979	sgt 2020-8-16 17:18
[求助] 谁能告诉我一个能下载DDR2仿真模型的地方？ ...2 3	ren717@163.com 2010-7-6	2110021	nan123chang 2020-8-16 17:18
[原创] 按位与、逻辑与综合结果是否一样？	american007 2020-3-26	32294	sgt 2020-8-16 17:06
[求助] 菜鸟请问：关于时钟sdc约束的问题 ...2	eda—wdy 2016-3-30	1611912	sgt 2020-8-16 17:00
[讨论] Verilog PLI是做什么用的？	bu2zhouzhu 2014-5-1	54258	sgt 2020-8-16 16:35
[原创] FMC子卡学习资料：165-2路万兆光纤SFP+ FMC子卡模块	orihard1 2020-8-14	03014	orihard1 2020-8-14 17:25
[求助] ISE CORDIC仿真得到的波形不是完整的正弦波	果冻布丁34 2016-5-22	85415	不负时光 2020-8-14 10:08
[求助] 请教：如何将microblaze作为子模块添加到ise工程中，实现软硬联合？	禅师1988 2012-5-19	86524	西南山谷 2020-8-14 09:46
[原创] FPGA开发板外接NAND Flash	Hope801 2020-8-11	62634	mawenhan 2020-8-14 09:41
[原创] 手把手教你学FPGA串口通信1241003385	chop147 2018-9-28	43159	zhangrenzhe001 2020-8-14 09:12
[讨论] vcs2016编译不成功 - [悬赏 100 信元资产]	luoyanghero 2020-5-18	63180	luoyanghero 2020-8-13 23:23
[求助] spef 轉 sdf. 請教	thjan65 2020-8-13	03321	thjan65 2020-8-13 22:06
[原创] xilinx sdk中右击elf，run as-> launch on hardware 报错	wide_road 2013-8-13	25970	西南山谷 2020-8-13 20:30
[求助] verilog reg输出端为什么要同时定义为wire型	大油不大油 2020-3-11	83013	ssf1994 2020-8-13 19:19
[求助] 有人有ARM pl021-rel1v0的文档吗，只需要文档，一个比较老的spi ip	rvisk 2020-8-12	22449	rvisk 2020-8-13 15:04
[求助] 行波计数器的时序约束	henry.wang 2019-5-18	64029	aegeus 2020-8-13 14:01
[求助] xilinx fir IP核做低通滤波器，rdy信号为何会出现在rfd之前	wzh02320602 2010-5-14	56799	freebigfish 2020-8-13 09:11
[讨论] 弹性缓冲	user123random 2020-8-13	02298	user123random 2020-8-13 00:35
[求助] AXI 代码不通过 AXI Protocol Checker IP 的检测	user123random 2020-2-28	32498	user123random 2020-8-13 00:27
[求助] 怎样使用xilinx PCIE IP的expnsion rom功能	jackhb007 2020-8-12	01803	jackhb007 2020-8-12 14:31
[资料] Nvidia 开源的CNN加速器：NVDLA	asic_service 2020-8-12	02297	asic_service 2020-8-12 09:56
[原创] 台积电可能断供华为，我辈加油。数字IC/FPGA设计系列课打折啦	asic_service 2020-7-17	72663	asic_service 2020-8-11 22:36
[讨论] altera nios ii挂载自己的i2c IP ...2 3 4	ppxing123 2015-1-22	3114573	liming_nefu 2020-8-11 13:59
[求助] 【求助】Actel core8051 调试器	prisnow 2020-8-11	02608	prisnow 2020-8-11 11:32
[求助] 求问Virtex5使用DDR2内存条，ise版本是14.7，mig版本是3.6.	ustszl 2020-8-10	02758	ustszl 2020-8-10 20:48
[求助] xilinx MIG IP核 map问题？ ...2	mysoul 2018-3-19	105770	ustszl 2020-8-10 20:37
[求助] 关于$fsdbDumpvars的一个问题	logue 2015-12-4	313746	lx2116 2020-8-10 18:03
[解决] 在建立MicroBlaze时遇到问题(SDK中)下载FPGA程序出错	du520xi 2013-10-11	65254	西南山谷 2020-8-10 16:23

1 ... 158 159 160 161162163 164 165 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 10

快速发帖

浏览过的版块

站长推荐 /1