数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31230|排名: 11

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 158 159 160 161162163 164 165 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] DC、ICC层次化设计	SWLIU123 2020-10-15	02449	SWLIU123 2020-10-15 10:46
[求助] 两个板子直接用导线传信号	feifan1996 2020-10-6	12407	YYFFLLMMNN 2020-10-14 10:25
[求助] xilinx ise14.7 调用不了pll ip核	0Brian0 2020-10-13	03374	0Brian0 2020-10-13 22:36
[资料] E-Book Advanced SOC Test Design and Optimization ...2	IC_panda 2012-6-16	127819	jeromechen2008 2020-10-13 17:39
[求助] 芯片硅后时序违例问题	记忆冬天 2020-10-12	64872	记忆冬天 2020-10-13 15:21
[求助] 求助求助！！！关于华为调岗 ...2 3	记忆冬天 2020-9-4	207859	fluxay08 2020-10-13 11:33
[求助] 跨时钟域约束问题 - [悬赏 1 信元资产]	Vinson8888888 2020-10-11	13237	zhang.rongmou 2020-10-12 21:11
[求助] spi flash read 操作	CC1991 2020-10-12	22122	ll_ago 2020-10-12 17:34
[求助] 自己画一块k7 的板子可行吗？速度不高	hongfeng575 2016-10-20	74369	xubne 2020-10-12 17:18
[求助] AHB和APB最根本的区别是啥？	记忆冬天 2020-9-27	95587	夏尔 2020-10-12 17:09
[求助] 综合阶段加入pad的顺序是什么？	zhang113 2020-10-11	22417	lizexc 2020-10-12 10:39
[讨论] 悲剧! MicroSemi/Actel的Golden License收费了 ...2	lab216 2017-5-17	109203	Johnny_Cheng 2020-10-11 14:02
[讨论] eco过程中添加的器件的pg pin需要处理吗	xiuxing056 2020-9-24	32178	文锋若风 2020-10-10 19:46
[求助] 2016 DC map 不到negedge clockgating cell	zzh37 2020-10-10	02088	zzh37 2020-10-10 12:21
[招聘] 上海浦东美资企业招聘数字前端设计	chrissirhc 2019-8-7	63094	chrissirhc 2020-10-10 09:45
[求助] VCS启动出现问题，求各位大神解疑	1027199631 2016-10-19	35088	mohamedsaber 2020-10-10 01:05
questasim的覆盖率驱动验证是怎么用的？ ...2	a_a_a 2008-6-24	147037	iNostory 2020-10-9 20:17
[转贴] Simulink HDL Coder——基于模型的FPGA设计 ...2	凌峰探梅 2010-7-12	1510701	freebigfish 2020-10-9 08:44
[求助] 4bit分数时钟分频器设计	easyfuse 2020-10-5	22522	easyfuse 2020-10-8 16:52
[求助] 多时钟域的时钟约束问题	Vinson8888888 2020-10-8	02388	Vinson8888888 2020-10-8 15:47
[求助] 请教一个DC综合流程问题	liyirui 2020-10-5	45129	liyirui 2020-10-7 11:02
[求助] NC-verilog仿真：unresolevd in worklib - [悬赏 20 信元资产]	just_meme 2020-9-28	24061	zhangli542 2020-10-6 20:23
[讨论] verilog use $random, why random seed be force changed?	luoyanghero 2020-10-3	12338	luoyanghero 2020-10-5 10:05
[求助] AMS报如下错误，解决不了，求助	刘海峰2018 2020-10-4	11453	刘海峰2018 2020-10-5 10:01
[求助] nand flash 接口转换问题	husthxing 2020-10-2	02419	husthxing 2020-10-2 20:31
[求助] SOC设计集成 ...2 3	Timberlake666 2019-5-30	2312248	xlteam2 2020-10-1 21:53
[求助] 新手求教！modelsim 里的transcript 不显示display语句的内容？ ...2	longtengniu 2018-3-21	149463	wanhua 2020-10-1 15:08
[求助] 寻找HDMI和HDCP相关IP的规格书 - [悬赏 1000 信元资产]	lindenliu 2020-9-29	02994	lindenliu 2020-9-29 15:00
[转贴] 基于减法操作除法器的算法---Verilog实现	xdfq 2020-9-29	03582	xdfq 2020-9-29 09:41
[转贴] 网络、交换技术	xdfq 2020-9-29	03159	xdfq 2020-9-29 09:36
[原创] 讨论-基于pci-e ethernet接口的大规模FPGA验证 ...2 3	wxwangyan 2014-5-19	2514070	gubels 2020-9-26 10:19
如何用VHDL或verilog HDL实现时钟的2倍频？ ...2 3 4 5 6..12	xzffff 2003-8-7	11176599	都市小虫 2020-9-25 21:29
[求助] 关于建立宏单元的问题 ...2	扬名立万 2014-10-30	128421	weena 2020-9-25 13:37
[求助] signaltap数据区间不对应（差一个）	lishuxuan 2020-9-23	01968	lishuxuan 2020-9-23 17:19
[求助] 关于二次多项式的硬件电路实现（带小数点）	ZHZIC 2020-8-10	42305	student2010 2020-9-23 14:37

1 ... 158 159 160 161162163 164 165 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31230|排名: 11

快速发帖

浏览过的版块

站长推荐 /1