EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 158 159 160 161162163 164 165 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 5. synplify综合错误：Port ‘m_clk’ on Chip drives PAD loads and non PAD loads	xdylang 2012-11-13	54890	helimpopo 2020-9-16 16:46
[原创] 关于时钟的最小脉宽和最小周期的仿真测试	skyskybird 2020-5-12	32986	夏尔 2020-9-16 15:40
[求助] 有用过60bit*60bit的乘法器吗？	bravexplorer 2020-9-15	32658	bravexplorer 2020-9-16 15:33
[求助] pc发送数据给fpga收不到返回数据	lishuxuan 2020-9-12	22338	lishuxuan 2020-9-16 10:17
[原创] modelsim仿真中如何建立*.mem初始化文件？	american007 2020-9-9	52888	越远 2020-9-15 20:18
[求助] 请问大家在FPGA内如何更好的实现乘法，乘加的，是直接用* 还是用IPcore	bravexplorer 2020-9-11	44177	越远 2020-9-15 19:40
[求助] 求推荐数字IC 前端方向英文书籍	lk1210 2020-9-11	22411	asic_service 2020-9-15 11:43
[求助] dc综合时怎样不改变所有逻辑单元与其管脚名称	lqqqqqq 2020-9-14	11745	asic_service 2020-9-14 19:56
[求助] D触发器输入和输出接与门的功能是什么？	摩卡咖啡 2020-9-2	32848	kuangjianghua 2020-9-14 15:49
[求助] synopsys的官方文档在官网哪个部分	安阳权志龙 2020-9-14	01766	安阳权志龙 2020-9-14 00:36
[求助] 用100MHz clock 输入给DDS ipcore产生39MHz的IQ输出，可行吗？	bravexplorer 2020-8-15	32760	everhappy 2020-9-13 00:30
[求助] verilog中（* XXX *）是什么意义？请看第二行	tazngxi 2017-4-3	67683	紫荆的传说 2020-9-11 17:07
[原创] VHDL中包的定义+函数的定义+过程的定义+函数重构	dai00kk 2020-7-26	12587	PaulDE 2020-9-10 20:31
【求助】时钟数据恢复电路CDR的FPGA实现 ...2 3 4 5 6..7	cheng520so 2009-3-19	6736162	fluxay08 2020-9-10 15:40
[求助] VCS MX仿真问题求助	玉林枫 2020-9-6	43401	asic_service 2020-9-10 11:18
[求助] 表达式为 o = a - 3*b +c ，FPGA可以综合。这样写好吗？	mil818 2020-9-8	32528	asic_service 2020-9-9 09:18
[求助] 关于串口通信问题	lishuxuan 2020-7-28	32379	ffq513 2020-9-6 22:08
[原创] 怎样学好verilog？学好数字前端？ ...2 3	ninghao23 2012-4-27	2011399	fat先生 2020-9-6 15:11
[原创] 状态机中的计数器延时判断等于好还是判断小于好？	american007 2020-3-8	62938	my2817 2020-9-6 10:45
[求助] Memory Compiler 请教	wumingxuer 2011-5-7	65228	杨遮19 2020-9-4 20:54
[求助] DVE如何查看宏定义信号的数值？	dqwuf2020 2020-9-4	12440	zhuyi1234567899 2020-9-4 16:16
[讨论] 有符号数运算	extri 2020-9-3	12813	zzj0329 2020-9-4 15:53
[资料] uvm_users_guide ...2	xiaohanhaowei 2017-1-18	157010	tu_yjq123 2020-9-3 21:37
[求助] IIR滤波器的反馈信号无限放大，怎么样限制[FPGA]	lh0027 2012-10-8	53250	ll_ago 2020-9-3 17:39
[求助] IIR滤波器FPGA设计的输出截位问题 ...2	WEN_AMY 2010-8-13	119485	ll_ago 2020-9-3 17:37
[讨论] 求大神指导数字芯片的应用领域！！！！	春虫虫 2020-9-3	02541	春虫虫 2020-9-3 14:42
[求助] 有关浮点数乘加器的问题	svt97107 2018-9-25	33640	xd266710126 2020-9-2 22:51
[求助] 浮点运算fud	xd266710126 2020-9-2	03091	xd266710126 2020-9-2 22:36
[原创] 集成电路设计培训之静态时序分析邀请函	青岛EDA中心 2020-9-1	12635	shirley19891216 2020-9-2 15:15
[求助] 新版VCS如何识别“-PP”这个选项？	jeromechen2008 2020-9-1	23943	清影行 2020-9-1 21:15
[求助] 关于信号跨时钟域的疑惑	admiration123 2020-6-18	62683	ll_ago 2020-9-1 17:43
[求助] 昨晚笔试题遇到的一个小问题	931692159 2020-8-11	62928	leijing 2020-9-1 17:32
[讨论] 10万火急！ISE综合后的仿真！ ...2	huanguestc002 2011-4-28	1112482	liyu266 2020-9-1 16:54
[讨论] 我的五级流水线在读取指令的时候不执行if else 的跳转	lllluo 2020-6-29	22132	被选召的孩子 2020-9-1 16:04
[原创] 求问AXI中如何规定对某块区域只能写读后写，非Eclusive操作	caren 2020-8-27	22206	asic_service 2020-8-31 15:24

1 ... 158 159 160 161162163 164 165 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 31187|排名: 8

快速发帖

浏览过的版块

站长推荐 /1